【導讀】了解,并掌握基本VHDL語言編程;設計并實現數字電子鐘;學習電路仿真技術,利用電路仿真優(yōu)化已有電路;撰寫課程設計報告。意義及現狀研究分析。通過課題設計,掌握計算機組成原理的分析方法和設計方法。。學按要求編寫課程設計報告書,能正確闡述設計和實驗結果。查閱相應文獻以及實現,給出個人分析、設計以及實現。使數字鐘具有走時準確、性能穩(wěn)定、攜帶方便等優(yōu)點。數字鐘已成為人們日常生?;顜順O大的方便。在這里我們將已學過的比較零散的數字電路的知識有機的、系統(tǒng)的聯(lián)系起來用于實際,來培養(yǎng)我們的綜合分析和設計電路的能力。VHDL的用途與優(yōu)點----------------------------------------------------8. 用VHDL語言開發(fā)的流程---------------------------------------------10