【正文】 用的如原理圖或者硬件描述語言等方法描述出濾波器的原型，驗證則是把前面實現(xiàn)出來的原型轉(zhuǎn)化成網(wǎng)表下載到 FPGA 器件里面，通過實際電路來觀察設計是否正確，如果不正確，要返回上面的步驟重新開始本科畢業(yè)設計論文XXIV設計。4. 設計優(yōu)化當?shù)?3 步硬件的實現(xiàn)和驗證正確后可以根據(jù)實際情況對設計行進優(yōu)化，優(yōu)化完成通過驗證，如果結(jié)果符合實際的要求，設計完成，如果不正確，則要返回上面的步驟重新開始，直至正確為止。FIR 數(shù)字濾波器的設計流程如圖 54NNYY設計規(guī)范系數(shù)計算硬件實現(xiàn)及驗證設計優(yōu)化滿足要求?滿足要求?圖 54 FIR 數(shù)字濾波器設計流程本科畢業(yè)設計論文XXV第六章 FIR數(shù)字濾波器設計與系統(tǒng)優(yōu)化結(jié)果 MATLABFDATOOL設計與分析FDATool(Filter Design amp。 Analysis Tool)是 MATLAB 信號處理工具箱里專用的濾波器設計分析工具，MATLAB 以上的版本還專門增加了濾波器設計工具箱(Filter Design Toolbox) 。FDATool 可以設計幾乎所有的常規(guī)濾波器，包括 FIR 和 IIR 的各種設計方法。它操作簡單，方便靈活。因第四章設計的寬帶功放在 2020kHz 內(nèi)幅頻特性有衰減，故需要設計一個濾波器，使其幅頻特性在 2020kHz 內(nèi)遞增，以達到對其進行補償，使其在 2020kHz 頻帶內(nèi)幅頻率特性基本平坦的目的。在 MATLAB 的 Command Window 中輸入 FDAtool，打開 FDATool 工具箱，其界面如圖 61：本科畢業(yè)設計論文XXVI圖 61 FDATool 界面在此界面中，可以非常方便直觀的設計所需要的濾波器，并進行系數(shù)的計算與導出。如圖 62，設置選擇與參數(shù)，設計出文中要求的濾波器，其幅頻率特性與相頻特性，沖激響應，F(xiàn)IR 濾波器系數(shù)與零極點分布分別如圖 63，64，65，66。圖 62 本文所要求的濾波器參數(shù)選擇本科畢業(yè)設計論文XXVII圖 63 幅頻與相頻特性圖 64 沖激響應本科畢業(yè)設計論文XXVIII圖 65 零極點圖 66 FIR 濾波器系數(shù)從圖 66 可以看出，F(xiàn)DATool 計算出的值是一個有符號小數(shù)，而在DSPBuilder 下建立的 FIR 濾波器模型需要一個整數(shù)（有符號整數(shù)類型）作為濾波器系數(shù)。所以必須進行量化，并對得到的系數(shù)進行歸一化，如圖 67。圖 67 量化與歸一化結(jié)果 SimulinkDSP builder建模與仿真使用 MATLAB/DSP Builder 可以對多種類型的電子線路模塊或系統(tǒng)進行建模、分析和硬件實現(xiàn)，且更擅長于一些較復雜的功能系統(tǒng)，及偏向于 高速算法方面的模塊設計和實現(xiàn)，還能利用 HDL Import 模塊將 HDL 文本設計轉(zhuǎn)變成 DSP 本科畢業(yè)設計論文XXIXBuilder 元件。使用 DSP Builder 可以方便的在圖形化環(huán)境中設計 FIR 數(shù)字濾波器，而且濾波器系數(shù)的計算可以借助 MATLAB 強大的計算能力和現(xiàn)成的濾波器設計工具來完成。本設計利用 SimulinkDSP Builder 建立系統(tǒng)模型，省去了直接編寫 VHDL或 Verilog 代碼的繁瑣工作。用 SimulinkDSP Builder 建立系統(tǒng)模型，只需要驗證模型的正確性，就可以直接生成具有一定約束的 HDL 代碼，從而使設計更多的放在系統(tǒng)的建立與驗證而不是代碼的編寫問題上，本設計建立的模型如圖68，將上一節(jié)量化結(jié)果分別作為 FIR 濾波器系數(shù)寫入 h1h4，即得到所設計的濾波器。圖 68 FIR 濾波器系統(tǒng)模型使用 DSP Builder 的模塊 Signal Compiler，可以將設計好的濾波器轉(zhuǎn)換為本科畢業(yè)設計論文XXXQUARTUS II 的工程，并進一進行綜合驗證。圖 69 是利用 QUARTUS II 進行綜合之后的部分結(jié)果，圖 610 是 QUARTUS II 時序仿真結(jié)果。圖 69 QUARTUS II 進行綜合報告圖 610 QUARTUS II 時序仿真結(jié)果 系統(tǒng)優(yōu)化結(jié)果綜上，系統(tǒng)原理如圖 611本科畢業(yè)設計論文XXXI輸出功率放大系統(tǒng)補償系統(tǒng)前級放大 后級放大FIR 數(shù)字濾波器語音信號輸入A/D 轉(zhuǎn)換D/A轉(zhuǎn)換圖 611 系統(tǒng)原理圖系統(tǒng)幅頻特性如圖 612圖 612 系統(tǒng)幅頻特性本科畢業(yè)設計論文XXXII如圖 612，系統(tǒng)幅頻特性在帶內(nèi)基本平坦，已達到設計要求。第七章 論文總結(jié)本論文第一章介紹了寬帶功放的發(fā)展和地位以及其應用，并闡述了本論文的目標和工作。論文第二章介紹了可編程邏輯器件的發(fā)展歷程，F(xiàn)PGA 的設計流程，及Altera Stratix 產(chǎn)品簡介。論文第三章對 DSP buileer 和 Simulink 兩個軟件進行了簡介。論文第四章介紹了寬帶功率放大器的結(jié)構(gòu)與原理，并設計和仿真了一個寬帶功率放大器，且在其基礎(chǔ)上對其進行了結(jié)果分析并得出優(yōu)化方案。論文第五章從數(shù)字濾波器的原理入手，介紹了 FIR 數(shù)字濾波器設計流程，本科畢業(yè)設計論文XXXIII研究了 FIR 數(shù)字濾波器的設計方法。論文第六章用 Simulink/DSP builder 建立了一個優(yōu)化方案中所要求的數(shù)字濾波器，并進行了仿真與驗證，并得出了最終系統(tǒng)達到的目標。本論文中利用 FPGA 技術(shù)對已經(jīng)的系統(tǒng)進行優(yōu)化與修補的方法，先利用Simulink/DSP Builder 進行系統(tǒng)建模，仿真，再直接生成 HDL 源代碼，對生成的 HDL 代碼進行功能和時序仿真，將文件下載到 FPGA 硬件平臺上。這種設計方法將主要工作放在系統(tǒng)建模上，而不是底層代碼編寫上，從而節(jié)約上產(chǎn)品上市時間，減少了成本開銷。參考文獻[1] [M]. 北京：電子工業(yè)出版社,2022[2]孫肖子，[M]. 西安：西安電子科技大學出版社，2022[3]臧春華， PLD 應用[M]. 北京：電子工業(yè)出版社，2022[4] Quartus II 的計算機核心設計[M]. 北京：清華大學出版社，2022[5] 設計及應用[M]，西安：西安電子科技大學出版社[6][M]，西安：西安電子科技大學出版社[7]徐瑞萍、謝松云、[M]，西安：西北工業(yè)大學出版社，2022[8]樊昌信，[M]，北京：國防工業(yè)出版社，2022本科畢業(yè)設計論文XXXIV[9] FPGA 的多功能數(shù)字濾波器設計與實現(xiàn)[D].西安：西北工業(yè)大學，2022[10] fpgas/stratix/stratix/overview/致 謝本文是我在胡君良老師的悉心指導下完成的，首先感謝胡老師在我設計和論文創(chuàng)作期間給予我的幫助和指點，胡老師每周百忙之中抽空對我的諄諄教誨讓我受益匪淺，胡老師不僅在設計和論文寫作方面給我許多幫助，更是以身作則的教會我對待工作的態(tài)度。同時感謝張鐵峰、貢瑞寧、張琦、張斌、潘愷、鄧盼盼等同學，他們在我論文的完成過程中提出了寶貴的建議，讓我事半功倍。最后，忠心感謝為評閱本論文付出辛勤勞動的各位老師。本科畢業(yè)設計論文XXXV畢業(yè)設計小結(jié)本科畢業(yè)設計論文