【導(dǎo)讀】程度越來(lái)越高，更新步伐越來(lái)越快。支撐信息電子產(chǎn)品高速發(fā)展的基礎(chǔ)就是微電子制造。工藝水平的提高和電子產(chǎn)品設(shè)計(jì)開(kāi)發(fā)技術(shù)的發(fā)展。前者以微細(xì)加工技術(shù)為代表，而后者。三種描述形式的混合描述，覆蓋面廣、抽象能力強(qiáng)，因此在實(shí)際應(yīng)用中越來(lái)越廣泛。是專用的系統(tǒng)集成電路，是一種帶有邏輯處理的加速處理器。而FPGA是特殊的ASIC芯。標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢測(cè)等優(yōu)點(diǎn)。諸如定時(shí)自動(dòng)報(bào)警、定時(shí)啟閉電路、定時(shí)開(kāi)關(guān)烘箱、通斷動(dòng)力設(shè)備，甚至各種。定時(shí)電氣的自動(dòng)啟用等，所有這些，都是以鐘表數(shù)字化為基礎(chǔ)的。因此，研究數(shù)字鐘及。擴(kuò)大其應(yīng)用，有著非?，F(xiàn)實(shí)的意義。積縮小，功耗降低。為了保證計(jì)時(shí)的穩(wěn)定及準(zhǔn)確須由晶體振蕩器提供時(shí)間基準(zhǔn)信號(hào)。采用24小時(shí)制式，用6個(gè)數(shù)碼管進(jìn)行“時(shí)”、“分”、“秒”的顯示；時(shí)鐘的基本顯示原理：時(shí)鐘開(kāi)始顯示為0時(shí)0分0秒，也就是數(shù)碼管顯示000000，秒計(jì)數(shù)器滿60后向分計(jì)數(shù)器進(jìn)位，分計(jì)數(shù)器滿60后向小時(shí)計(jì)數(shù)器進(jìn)位，小時(shí)

　　

【正文】 = Y = 11111101。 Y1 輸出為 0，其他輸出為 1 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說(shuō)明書(shū) 第 26 頁(yè) when 010 = Y = 11111011。 Y2 輸出為 0，其他輸出為 1 when 011 = Y = 11110111。 Y3 輸出為 0，其他輸出為 1 when 100 = Y = 11101111。 Y4 輸出為 0，其他輸出為 1 when 101 = Y = 11011111。 Y5 輸出為 0，其他輸出為 1 when 110 = Y = 10111111。 Y6 輸出為 0，其他輸出為 1 when 111 = Y = 01111111。 Y7 輸出為 0，其他輸出為 1 when others = NULL。 其他輸出為 NULL end case。 end if。 end process。 end architecture。 數(shù)碼管 顯示電路設(shè)計(jì) 顯示電路有 LCD 和 LED 顯示電路，這次課題 中選用 LED 顯示電路， LED 器件是一種發(fā)光二極管顯示器。 其特點(diǎn)如下： （ 1） 能在低電壓、小電流條件下驅(qū)動(dòng)發(fā)光，能與 CMOS、 ITL 電路兼容。 （ 2） 發(fā)光響應(yīng)時(shí)間極短 （ 0． 1μs） ，高頻特性好，單色性好，亮度高。 （ 3） 體積小，重量輕，抗沖擊性能好。 （ 4） 壽命長(zhǎng)，使用壽命在 10 萬(wàn)小時(shí)以上，甚至可達(dá) 100 萬(wàn)小時(shí)。成本低。因此它被廣泛用作數(shù)字儀器儀表、數(shù)控裝置、計(jì)算機(jī)的數(shù)顯器件。 發(fā)光二極管組成的顯示器是最常用的廉價(jià)輸出設(shè)備。 七 段發(fā)光二極管結(jié)構(gòu)如圖 所示。 abfcgdeD PY[L E D gn ]1234567abcdefg 圖 七 段發(fā)光二極管 根據(jù)數(shù)碼管內(nèi)二極管連接方式的不同，可分為共陽(yáng)極方式和共陰極方式，兩種方式 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說(shuō)明書(shū) 第 27 頁(yè) 所接的譯碼器類(lèi)型也 有所不同。 共陰極方式和共陽(yáng)極方式 分別如圖 和 所示 。 1位顯示器有 7 個(gè)發(fā)光二極管組成，其中 7 個(gè)發(fā)光二極管 a~g 控制 7 個(gè)筆段的亮或暗，這種筆畫(huà)式的七 段顯示器能顯示的字符少。字符的形象有些失真，但控制方便，使用簡(jiǎn)單。為防止電路中電流過(guò)大而燒壞二極管，電路中需串聯(lián)限流電阻。 a b c d e f g陰極（ C O M ） a b c d e f g陽(yáng)極（ C O M ） 圖 共陰極 方式 圖 共陽(yáng)極 方式 LED 數(shù)碼管要正常顯示，就要用驅(qū)動(dòng)電路來(lái)驅(qū)動(dòng)數(shù)碼管的各個(gè)段碼，從而顯示出我們要的數(shù)位，因此根據(jù) LED 數(shù)碼管的驅(qū)動(dòng)方式的不同 ，可以分為靜態(tài)式和動(dòng)態(tài)式兩類(lèi) [12]。 （ 1） 靜態(tài)顯示 驅(qū)動(dòng) 靜態(tài)驅(qū)動(dòng)也稱直流驅(qū)動(dòng)。靜態(tài)驅(qū)動(dòng)是指每個(gè)數(shù)碼管的每一個(gè)段碼都由一個(gè) I∕ O 口進(jìn)行驅(qū)動(dòng)，靜態(tài)驅(qū)動(dòng)的優(yōu)點(diǎn)是編程簡(jiǎn)單，顯示亮度高，缺點(diǎn)是占用 I∕ O 口多，如驅(qū)動(dòng)5 個(gè)數(shù)碼管靜態(tài)顯示則需要 57＝ 35 根 I∕ O 口來(lái)驅(qū)動(dòng) 。 故實(shí)際應(yīng)用時(shí)必須增加驅(qū)動(dòng)器進(jìn)行驅(qū)動(dòng)，增加了硬體電路的復(fù)雜性。 （ 2） 動(dòng)態(tài)顯示驅(qū)動(dòng) 數(shù)碼管動(dòng)態(tài)顯示 最為廣泛的一種顯示方式之一，動(dòng)態(tài)驅(qū)動(dòng)是將所有數(shù)碼管的 7 個(gè)顯示筆劃 a、 b、 c、 d、 e、 f、 g 的同名端連在一起，另外為每個(gè)數(shù)碼管的公共極 COM 增加位選通控 制電路，位選通由各自獨(dú)立的 I∕ O 線控制，當(dāng) 輸出字形碼時(shí)，所有數(shù)碼管都 接收到相同的字形碼，但究竟是那個(gè)數(shù)碼管會(huì)顯示出字形，取決于 對(duì)位 選通 COM 端電路的控制，所以我們只要將需要顯示的數(shù)碼管的選通控制打開(kāi)，該位就顯示出字形，沒(méi)有選通的數(shù)碼管就不會(huì)亮。 通 過(guò)分時(shí)輪流控制各個(gè) LED 數(shù)碼管的 COM 端，就使各個(gè)數(shù)碼管輪流受控顯示， 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說(shuō)明書(shū) 第 28 頁(yè) 這就是動(dòng)態(tài)驅(qū)動(dòng)。在輪流顯示過(guò)程中，每位數(shù)碼管的點(diǎn)亮?xí)r間為 幾個(gè) 毫秒 ，由于人的視覺(jué)暫留現(xiàn)象及發(fā)光二極管 的余輝效應(yīng)，盡管實(shí)際上各位數(shù)碼管并非同時(shí)點(diǎn)亮，但只要掃描的速度足夠快，給人的印象就是一組穩(wěn)定的顯 示資料，不會(huì)有閃爍感，動(dòng)態(tài)顯示的效果和靜態(tài)顯示是一樣的，能夠節(jié)省大量的 I∕ O 口，而且功耗更低 [13]。 這次設(shè)計(jì) 中選用動(dòng)態(tài)顯示驅(qū)動(dòng)方式， 并 用 共陰極 顯示器 。 將六個(gè)數(shù)碼管的七個(gè)顯示筆畫(huà) a、 b、 c、 d、 e、 f、 g 的同名端連在一起， 然后分別接到七段數(shù)碼顯示譯碼電路輸出端的七個(gè)端口上 ， 數(shù)碼管 g、 f、 e、 d、 c、 b、 a 分別對(duì)應(yīng) DOUT[6..0]。 位選 通 控制電路輪流選中六個(gè)數(shù)碼管，這樣就能實(shí)現(xiàn)時(shí)、分、秒的動(dòng)態(tài)顯示。 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說(shuō)明書(shū) 第 29 頁(yè) 結(jié) 論 以上對(duì)電子鐘從硬件設(shè)計(jì)方案的選擇到用硬件描述語(yǔ)言的設(shè)計(jì)，都進(jìn)行了詳細(xì)的介紹?，F(xiàn)在對(duì) 本次設(shè)計(jì)進(jìn)行一次總結(jié)。 在剛獲課題時(shí)，根據(jù)題目?jī)?nèi)容我首先閱讀了大量的相關(guān)書(shū)籍和資料，這使我在腦海中產(chǎn)生出設(shè)計(jì)的雛形，接下來(lái)就這個(gè)構(gòu)想將整個(gè)設(shè)計(jì)分為 VHDL 硬件描述語(yǔ)言的裝置器件 FPGA/CPLD 的介紹、 VHDL 語(yǔ)言對(duì)電子鐘的設(shè)計(jì) 部分。分別對(duì)每一部分翻閱了相關(guān)的資料，逐步的選定方案與電路設(shè)計(jì)程序。 在用 VHDL 語(yǔ)言編好后，在計(jì)算機(jī)上又對(duì)程序進(jìn)行了仿真，修改了程序中的錯(cuò)誤，這樣整個(gè)系統(tǒng)基本完成，最后撰寫(xiě)了這篇論文，至此，全部設(shè)計(jì)都進(jìn)行完畢。 VHDL 語(yǔ)言通俗易懂，并且更有益撐握模塊工作原理，從而能夠更好的理解系統(tǒng) 功能。它還具有很強(qiáng)的電路描述和建模能力，能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)行建模和描述，從而大大地簡(jiǎn)化了設(shè)計(jì)任務(wù)，提高了設(shè)計(jì)的效率和可靠性。 VHDL 支持各種模式的設(shè)計(jì)方法，具有良好的適應(yīng)性，并且具有良好的電路行為描述和系統(tǒng)描述能力，在語(yǔ)言易讀性和層次化結(jié)構(gòu)化設(shè)計(jì)表面表現(xiàn)了強(qiáng)大的生命力和應(yīng)用潛力 本次設(shè)計(jì)重點(diǎn)在于對(duì) VHDL 語(yǔ)言的應(yīng)用，以電子鐘作為一個(gè)具體的模型進(jìn)行設(shè)計(jì)。在整個(gè)設(shè)計(jì)的過(guò)程中雖然力求合理規(guī)范，也存在著一些缺憾，比如，在對(duì)電子鐘的設(shè)計(jì)中，有些功能模塊的設(shè)計(jì)不是最簡(jiǎn)便的方式，同時(shí)肯定還有欠考慮的地方?？傊?系統(tǒng)的軟硬件設(shè)計(jì)上由于能力所限，不一定是最佳選擇；一些設(shè)計(jì)方案可能存在不足，這些有待進(jìn)一步檢驗(yàn)。 在這次的論文設(shè)計(jì)中，我感覺(jué)自己得到了一個(gè)難得的鍛煉機(jī)會(huì)，設(shè)計(jì)中能將自己所學(xué)的理論知識(shí)同實(shí)踐相結(jié)合起來(lái)，獨(dú)立的進(jìn)行分析、設(shè)計(jì)；而且培養(yǎng)出來(lái)一套有計(jì)劃，有步驟進(jìn)行設(shè)計(jì)的習(xí)慣，將對(duì)今后的工作學(xué)習(xí)有非常大的幫助，在設(shè)計(jì)中查閱了大量的資料，豐富了自己的知識(shí)，擴(kuò)展了視野；加強(qiáng)了對(duì)計(jì)算機(jī)的應(yīng)用能力。通過(guò)此次設(shè)計(jì)，進(jìn)一步掌握了有關(guān)數(shù)字鐘的工作原理及相關(guān)設(shè)計(jì)知識(shí)。特別是對(duì)其各工作模塊的功能有了更深一步的了解。 在設(shè)計(jì)過(guò)程中，對(duì) VHDL 語(yǔ)言的運(yùn)用能力也得到了提高。同時(shí)，還深刻體會(huì)到了 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說(shuō)明書(shū) 第 30 頁(yè) VHDL 在功能設(shè)計(jì)中所具有的優(yōu)越性。 總之，這次設(shè)計(jì)，對(duì)自己 的 大學(xué) 學(xué)習(xí)生活做了一個(gè)總結(jié)，為即將結(jié)束的大學(xué)生活有個(gè)全新的理念。 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說(shuō)明書(shū) 第 31 頁(yè) 致 謝 本文是在 董雪峰 導(dǎo)師的悉心指導(dǎo)和嚴(yán)格要求下完成的，從課題選擇、方案論證到具體的設(shè)計(jì)，無(wú)不凝聚著 董 老師的心血和汗水。 董 老師以其嚴(yán)謹(jǐn)求實(shí)的治學(xué)態(tài)度、高度的敬業(yè)精神、兢兢業(yè)業(yè)、孜孜以求的工作作風(fēng)和大膽創(chuàng)新的進(jìn)取精神對(duì)我產(chǎn)生重要影響。他 淵博的知識(shí)、開(kāi)闊的視野和敏銳的思維給了我深深的啟迪。 同時(shí) 還要感謝同學(xué) 們 對(duì)我的無(wú)私幫助，使我得以順利完成論文。在此我衷心的感謝他們 ！ 最后，再次對(duì)關(guān)心、幫助我的老師和同學(xué)表示衷心地感謝！ 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說(shuō)明書(shū) 第 32 頁(yè) 參考文獻(xiàn) [1] 潘松 ， 黃繼業(yè) .EDA技術(shù)實(shí)用教程 ： VHDL版（第四版） .科學(xué)出版社 [M].. [2] 張強(qiáng) .基于 FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) [J].儀器儀表用戶 ， 2020， 15(6)：103104. [3] 盧毅，賴杰 .VHDL 與數(shù)字設(shè)計(jì) [M].北京 :科技出版社出版 .2020. [4] 符興昌 .EDA 技術(shù)在數(shù)字系統(tǒng)設(shè)計(jì)分析中的應(yīng)用 [J].微計(jì)算機(jī)信息， 2020， 5(2)：268269. [5] 張強(qiáng) .淺析數(shù)字鐘在實(shí)際調(diào)試中出現(xiàn)的問(wèn)題 [J].儀器儀表用戶 ， 2020， 16(2)：119120. [6] 曹瑞 .基于 EDA 技術(shù)進(jìn)行數(shù)字 電路設(shè)計(jì)的研究 [J].微計(jì)算機(jī)信息， 2020， 7(2)：273275. [7] 陳溢文，許勇， 潘明 .汽車(chē)電子鐘的優(yōu)化設(shè)計(jì)及誤差控制 [J].汽車(chē)電器 ， 2020，45(2)： 57. [8] 林芝松 .能自動(dòng)校時(shí)電波鐘表 [J].無(wú)線電 ， 2020， 54(5)： 8487. [9] 候伯享 ， 顧新 . VHDL 硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì) [M]. 西安 ： 電子科技大學(xué)出版社 .2020. [10] Altera Corporation. Altera Digital Library[J]. Alter 2020:12 [11] Xilinx Inc. Data Book 2020[J]. Xilinx,2020:23 [12] VHDL Language Reference Guide[J], Aldec NV USA,1999:12 [13] VHDL Reference Guide,Xilinx Jose USA[J],1998:34