【正文】 啟動(dòng)信號(hào)；Clk：系統(tǒng)時(shí)鐘；Clr：復(fù)位信號(hào)。輸出信號(hào)包括：Y_out：32位數(shù)據(jù)輸出；Done：輸出狀態(tài)，運(yùn)算正常結(jié)束；Busy：輸出狀態(tài)，系統(tǒng)忙；Errors：輸出狀態(tài)，運(yùn)算錯(cuò)誤。Y outX data inW cofe inclkclr1632donebusyErrrors 系統(tǒng)接口設(shè)計(jì)可編程濾波器其主要元件有ROM、RAM、乘法器、累加器、加法器、判決電路、系數(shù)調(diào)整元件以及控制電路。下面按照LTE的運(yùn)算順序一一地對(duì)每個(gè)模組作進(jìn)一步介紹。兩個(gè)RAM作為輸入，分別用來存放抽頭輸入x(n)和抽頭權(quán)值w(n)，由控制信號(hào)X_ram_we和W_ram_we來控制信號(hào)的寫入。其中X_RAM用來產(chǎn)生信號(hào)的延遲，W_RAM存放FIR每個(gè)Tap的抽頭權(quán)值，其輸入W_coef_in為系數(shù)更新模組的輸出，其輸出為更新后的抽頭權(quán)值。4個(gè)16位鎖存器，分別用來存放x(n)和w(n)的實(shí)部和虛部，分別由實(shí)部使能信號(hào)Latch_re和虛部使能信號(hào)Latch_im控制鎖存，這兩個(gè)信號(hào)由控制部分提供。2個(gè)16位的2選1選擇器用來選擇乘法操作的操作數(shù)，由乘數(shù)選擇信號(hào)Mux_sel_a和Mux_sel_b來控制，兩個(gè)信號(hào)的四種組合00、1010可以完成實(shí)部和虛部之間4個(gè)乘法運(yùn)算，這兩個(gè)信號(hào)也由控制部分來提供。乘法器的輸出為32位，輸出先后順序?yàn)镽(x)R(w)，I(x)I(w)，R(x)I(w)，I(x)R(w)，前兩項(xiàng)為最終結(jié)果的實(shí)數(shù)值，后兩項(xiàng)為虛數(shù)值。四項(xiàng)依順序存放到兩個(gè)32位的鎖存器，進(jìn)行加減運(yùn)算。加法器的結(jié)果存放到兩個(gè)32位的鎖存器中，分別存放結(jié)果的實(shí)部和虛部。實(shí)部和虛部分別送到兩個(gè)累加器中進(jìn)行累加。累加器的輸出分別為最終結(jié)果的實(shí)部和虛部，籍由一個(gè)2選1選擇器，可以輸出最終結(jié)果，并輸入判決電路。通過判決電路，可以得到期望的輸出值。倘若系統(tǒng)已經(jīng)完成了訓(xùn)練模式，進(jìn)入追蹤模式，則此模組的輸出在理論上就等于系統(tǒng)發(fā)送端經(jīng)過濾波所得的信號(hào)，這樣，就達(dá)到了信號(hào)恢復(fù)的功能。減法器的功能是獲得誤差信號(hào)ke，最終通過ke調(diào)整FIR的系數(shù)，使系數(shù)逼近最佳權(quán)重。ke輸入系數(shù)更新電路，獲得更新后的系數(shù)存放在W_RAM中，系數(shù)更新電路的輸入還有前一個(gè)信號(hào)時(shí)間的系數(shù)kw和信號(hào)值kx，步長參數(shù)μ,籍由等式(411)進(jìn)行運(yùn)算獲得當(dāng)前的信號(hào)系數(shù)w。圖中表明了兩個(gè)部分之間需要的控制信號(hào)，這些信號(hào)在VHDL描述時(shí)，定義為內(nèi)部的SIGNAL。，32位的鎖存器由4個(gè)8位鎖存器組成，8位的鎖存器由D觸發(fā)器構(gòu)成，數(shù)據(jù)選擇器有16位的和32位的，在圖中沒有區(qū)分。FIR濾波器（濾波模式）控制部分運(yùn)算部分加法器乘法器32位鎖存器選擇器8位鎖存器D位鎖存器 系統(tǒng)分析結(jié)果圖 復(fù)數(shù)自適應(yīng)濾波器設(shè)計(jì)防真 8階LMS自適應(yīng)濾波器設(shè)計(jì)圖，更高階的濾波器可以通過級(jí)連實(shí)現(xiàn)[6][7]．設(shè)計(jì)是根據(jù)自適應(yīng)濾波器的原理，使用DSPBuilder提供的模塊連接而成．測試的數(shù)據(jù)為一段語言信號(hào)，在Windows下采集以后由MATLAB讀入，并且保存為mat文件．然后使用MATLAB的濾波器模塊生成了一個(gè)濾波器模型，將測試數(shù)據(jù)通過濾波器以后作為自適應(yīng)濾波器的參考信號(hào)．首先在MATLAB下仿真，通過以后可以編譯、適配、將設(shè)計(jì)變?yōu)橛布?shí)現(xiàn)，然后可以進(jìn)行后仿真或下載到硬件實(shí)現(xiàn)．設(shè)計(jì)中所有外部的信號(hào)輸入、輸出DSPBuilder的模塊之前，必須經(jīng)過Input Port和Output Port，相當(dāng)于經(jīng)過FPGA的I/O口．DSPBuilder的庫里提供了大量的可以直接轉(zhuǎn)換為硬件的模塊．在這些模塊當(dāng)中，各種總線操作模塊對(duì)于數(shù)字信號(hào)處理有著比較重要的作用．信號(hào)的乘加運(yùn)算會(huì)導(dǎo)致數(shù)據(jù)位數(shù)的擴(kuò)展，用戶在設(shè)計(jì)信號(hào)處理系統(tǒng)時(shí)，一定要仔細(xì)分析輸入數(shù)據(jù)的動(dòng)態(tài)范圍，避免不必要的數(shù)據(jù)精度，同時(shí)要注意小數(shù)點(diǎn)的位置，以免溢出．中間結(jié)果和輸出結(jié)果可以用數(shù)據(jù)截位，數(shù)據(jù)重解釋等部件進(jìn)行處理．這些工作直接使用HDL編碼是較為繁瑣的，在DSPBuilder中則顯得相對(duì)簡單．例如在圖的設(shè)計(jì)中，輸入數(shù)據(jù)的格式為10位，小數(shù)點(diǎn)在第9位和第8位之間，輸入信號(hào)欲轉(zhuǎn)化為整數(shù)，以避免處理小數(shù)．這種情況下可以使用數(shù)字增益模塊（實(shí)際上是常數(shù)乘法器），或者移位器來實(shí)現(xiàn)，最簡單的方法是使用總線重解釋模塊，將小數(shù)點(diǎn)解釋為最低位，隨后的硬件處理將輸入數(shù)據(jù)視為整數(shù)數(shù)處理．在輸出端只需反方向解釋數(shù)據(jù)即可回復(fù)原來的格式，這些模塊并不會(huì)消耗實(shí)際的硬件資源．類似的模塊還有總線轉(zhuǎn)換器，除以2的冪次運(yùn)算可以使用總線轉(zhuǎn)換器在總線上截取若干連續(xù)的．，．結(jié)果可見，NLMS算法的除法運(yùn)算耗費(fèi)了大量的資源，在算法的實(shí)現(xiàn)方面有待改善．表1 速度與資源占用濾波器種類估計(jì)時(shí)鐘頻率（MHz）資源占用LMS40DSP Blocks: 5, ALUTs: 237NLMSDSP Blocks: 9, ALUTs: 67506 8階LMS濾波器的時(shí)序仿真圖 8階NLMS濾波器的時(shí)序仿真圖在DSPBuilder中可以插入TestBench測試臺(tái)生成器，在Simulink環(huán)境下直接啟動(dòng)Modelsim進(jìn)行后仿真，根據(jù)FPGA的設(shè)計(jì)流程規(guī)范，后仿真可以驗(yàn)證設(shè)計(jì)將來在硬件實(shí)現(xiàn)上的正確性．圖112是8階LMS和NLMS濾波器的Modelsim仿真波形．圖中可以看見濾波器輸出誤差的收斂，濾波器輸出和參考輸入趨于一致的過程．可見，當(dāng)輸入的信號(hào)為語音信號(hào)時(shí)，NLMS濾波器的收斂性能要大大優(yōu)于LMS濾波器．本章采用FPGA實(shí)現(xiàn)了基于LMS算法的自適應(yīng)濾波器。采用VHDL編寫代碼實(shí)現(xiàn)。LMS(最小均方誤差)算法，并用MaxPlusll進(jìn)行編譯、綜合，F(xiàn)PGA器件選用ALTERA公司的eyefone系列的EPLC12芯片。設(shè)計(jì)在未大規(guī)模增加硬件資源的前提下極大縮短了運(yùn)算周期，達(dá)到了我們?cè)O(shè)計(jì)的目的。5 結(jié)論自適應(yīng)信號(hào)處理技術(shù)廣泛應(yīng)用于系統(tǒng)辨識(shí)、回波消除、自適應(yīng)譜線增強(qiáng)、自適應(yīng)信道均衡、語音線性預(yù)測、預(yù)測解卷、信號(hào)檢測、自適應(yīng)噪聲消除、自適應(yīng)天線陣等諸多信號(hào)處理領(lǐng)域中。自從Widrow提出著名的LMS算法以來，人們已經(jīng)提出了許多自適應(yīng)濾波算法，對(duì)自適應(yīng)濾波算法的研究己經(jīng)成為當(dāng)今自適應(yīng)信號(hào)處理中最為活躍的研究課題之一。信號(hào)的統(tǒng)計(jì)量在自適應(yīng)信號(hào)處理中起著極其重要的作用，累積量是一種重要的統(tǒng)計(jì)量之一。高階統(tǒng)計(jì)量能抑制高斯噪聲或其它具有對(duì)稱概率分布函數(shù)的噪聲，基于累積量的自適應(yīng)濾波算法己出現(xiàn)在信號(hào)處理的許多應(yīng)用中。本文采用模塊化的設(shè)計(jì),提出用自適應(yīng)FIR復(fù)數(shù)濾波器的設(shè)計(jì)和FPGA的實(shí)現(xiàn)設(shè)計(jì)電路經(jīng)過軟件驗(yàn)證并進(jìn)行硬件仿真,結(jié)果表明電路工作可靠,，詳細(xì)比較了LMS算法和RLS算法的，并結(jié)合硬件設(shè)計(jì)考慮，最終采用改進(jìn)的LMS算法提出一種設(shè)計(jì)自適應(yīng)濾波器的并行結(jié)構(gòu)，將濾波過程與自適應(yīng)過程并行設(shè)計(jì)可縮短一半的運(yùn)算周期。針對(duì)通信系統(tǒng)基帶處理的情況，將設(shè)計(jì)應(yīng)用于復(fù)數(shù)濾波器，在盡量不增加硬件資源的前提下，提高運(yùn)算速度，采用并──串結(jié)合的方式設(shè)計(jì)自適應(yīng)FIR復(fù)數(shù)濾波器，用VHDL編寫了濾波過程，并在maxplus平臺(tái)上仿真得出結(jié)果，設(shè)計(jì)能夠在不增加乘法器的前提下，大大縮短運(yùn)算周期，達(dá)到我們?cè)O(shè)計(jì)的目的。致 謝經(jīng)過這次畢業(yè)設(shè)計(jì)，我覺得自己學(xué)到了不少東西，雖然在設(shè)計(jì)過程中，遇到了很多問題和困難，但通過老師的指導(dǎo)、同學(xué)的幫助和自己的努力，基本上完成了設(shè)計(jì)要求。在這里，我要特別感謝我的導(dǎo)師xxx老師，她給了我許多的幫助和指導(dǎo)。在做論文期間，老師指導(dǎo)我學(xué)習(xí)相關(guān)資料，讓我能夠很廣泛的學(xué)習(xí)到更多以前沒有學(xué)過的知識(shí)，耐心的指正我設(shè)計(jì)中的不足之處。老師豐富廣博的知識(shí)，以及在做人處事方面，都給我留下了深刻的印象，使我受益非淺。同時(shí)，也要感謝其他的老師和同學(xué)，謝謝他們?cè)诖髮W(xué)幾年的學(xué)習(xí)生活中對(duì)我的教導(dǎo)和幫助，讓我各方面得到了成長和完善。由于本人水平有限，本論文若有錯(cuò)誤之處，敬請(qǐng)各位老師和同學(xué)指正.參考文獻(xiàn)[1]，2(X)1，29(8):1儀科陽1[2]，2(X只，26(2):241一加7[3](自然科學(xué)).2(X)，35(3).[4]高清運(yùn)，(X)5，19(1):25一29.[5]MeyeerBaese,U著,[M],北京:清華大學(xué)出版社，2006.[6]Parhi，[M],北京:機(jī)械工業(yè)出版社，2004.[7]迪尼(Diniz,.）[M].北京:電子工業(yè)出版社，2004.[8]齊海兵，平冠軍，[J]微計(jì)算機(jī)信息，2006，(12）.[9]潘松，黃繼業(yè)，[M].西安:西安電子科技大學(xué)出版社，2003.