多路搶答器設計eda課程設計-資料下載頁
2025-06-16 02:07本頁面
【正文】 o 0)。 y:out std_logic_vector(3 downto 0))。end ponent。ponent ymq is port(ain4: in std_logic_vector (3 downto 0)。 dout7: out std_logic_vector (6 downto 0))。end ponent。ponent alarm is port(clk,i:in std_logic。 q:out std_logic)。end ponent。signal states_out,ta_out,tb_out,y_out:std_logic_vector(3 downto 0)。signal ledout:std_logic_vector(6 downto 0)。signal w:std_logic。begina=ledout(6)。b=ledout(5)。c=ledout(4)。d=ledout(3)。e=ledout(2)。f=ledout(1)。g=ledout(0)。u1:qdjb port map(clk2,rst,s0,s1,s2,s3,tmp=k,states=states_out)。u2:js port map(clk,rst,s,stop,warn=n,ta=ta_out,tb=tb_out)。u3:sjxz port map(clk2=clk2,rst=rst,s=m,a=states_out,b=ta_out,c=tb_out,y=y_out)。u4:ymq port map(ain4=y_out,DOUT7=ledout)。u5:alarm port map(clk2,s,q_out)。end bhv。仿真圖頂層文件圖在這個模塊中是對前七個模塊的綜合編寫的頂層文件。（八）主電路連線圖（九）將程序下載到芯片F(xiàn)LEX—EPF10LC844上，引腳圖如下三、器件編程與下載將編譯好的模塊程序下載到CPLD中（注：device選取要與硬件對應，否則會導致實驗失敗），連線做硬件實驗。四、性能測試與分析按下rst鍵清零，按下s鍵，觀察數(shù)碼管是否開始倒計時，揚聲器是否發(fā)出報警聲，按下s0,觀察數(shù)碼管是否顯示1和搶答的時間，再按s1,，按下rst鍵，觀察是否清零，再按s鍵，不按別的，直到計時時間到，觀察是否顯示00，揚聲器是否發(fā)出報警。 五、實驗設備計算機，EL教學實驗箱六、心得體會 通過這次對搶答器的設計和實踐，學到了很多的東西，不僅鞏固了以前所學的知識，而且學到了書本上沒有的東西，在調(diào)試中每修改一個小的錯誤，自己心中的成就感就徒增，特別是把一個程序模塊轉(zhuǎn)化成原理圖時，自己從課本看到是一段話“首先打開要轉(zhuǎn)換的VHDL文件，選擇FileCreat/UpdateCreat symbel/Files for current File 命令，即可將當前文件變成一個元件符號SINGT,然后再于另一工程中調(diào)用此元件，但必須注意，此工程和已生成的都在同一文件夾中”———課本P130頁，這一段話一開始讓我不知其解，后到百度搜索，發(fā)現(xiàn)也是這幾句話，后看到軟件中的File中”BlockDiagram/Schematic File”,又去查英語字典，原來要先建立空白的原理圖再到工程中添加已生成的模塊圖，覺的書本寫的很簡潔，但實際操作起來卻是另外一種感覺，真是“紙上得到終覺淺，絕知此事要躬行”這句話的含義。 在這次設計，把理論與實踐信結合起來，在老師的指導下和視頻學習下，有些關鍵的問題才得以解決，鍛煉了自己的能力，對以后走的路有了更清楚的認識，同時有了更多的信心。七、參考文獻[1]、江國強：《EDA技術習題與實驗》，電子工業(yè)出版社 [2]、曹昕燕，周風臣，聶春燕：《EDA技術試驗與課程設計》，清華大學出版社[3]、黃仁欣：《EDA技術實用教程》，清華大學出版社指導教師評語及設計成績 評 語 課程設計成績： 指導教師： 日期： 年 月 日 22
環(huán)評公示相關推薦
鄂ICP備17016276號-1