1、2eda簡介與可編程邏輯器件pld(編輯修改稿)
2025-01-19 14:58 本頁面
【文章內(nèi)容簡介】 在一片芯片中 實現(xiàn) 整個數(shù)字系統(tǒng) 。基于 芯片 的設(shè)計方法 —— 采用 PLD（可編程邏輯器件），利用 EDA開發(fā)工具，通過 芯片 設(shè)計來實現(xiàn)系統(tǒng)功能。EDA軟件 空白 PLD+ 數(shù)字系統(tǒng)編程現(xiàn)代 的數(shù)字系統(tǒng)設(shè)計方法計算機(jī) + EDA軟件 空白 PLD+ → 數(shù)字系統(tǒng)? 通常采用 自上而下 （ Top Down）的設(shè)計方法? 采用 可編程 邏輯器件 ? 在系統(tǒng)硬件設(shè)計的早期進(jìn)行仿真? 主要設(shè)計文件是用硬件描述語言編寫的源程序? 降低了硬件電路設(shè)計難度特點特點（ Top Down）占據(jù)主導(dǎo)地位 輔助的設(shè)計手段 功能模塊劃分子模塊設(shè)計系統(tǒng)級設(shè)計功能級描述功能仿真門級描述時序仿真若仿真未通過，則需修改設(shè)計！（ Bottom Up）167。 設(shè)計基本單元 → 構(gòu)成子模塊 → 子系統(tǒng) → 系統(tǒng)現(xiàn)代的數(shù)字系統(tǒng)設(shè)計方法2. PLD開發(fā)（利用 EDA工具）（ 1） 設(shè)計輸 入 ： 采用 硬件描述 語 言 （ HDL） ， 用條件 語 句 或賦值語句 表示 輸 入和 輸 出的 邏輯 關(guān)系，將整個程序 輸 入到 計 算機(jī)中；（ 2） 設(shè)計 的 編譯 ： EDA工具可自 動進(jìn) 行 邏輯綜 合 ，將功能描述 轉(zhuǎn)換為門級 描述，或 轉(zhuǎn)換 成具體 PLD的網(wǎng)表文件，將網(wǎng)表文件自 動 適配到具體芯片中 進(jìn) 行 布局布 線 ；（ 3） 功能仿真 和 時 序仿真 ；（ 4） 編 程下 載 到 實際 芯片中，在 實驗 臺上 進(jìn) 行 實際驗證 ；（ 5）在每一階段若 有 問題 ， 可 在 計 算機(jī)上直接修改 設(shè)計 ，重復(fù)以上 過 程?，F(xiàn)代的數(shù)字系統(tǒng)設(shè)計方法3. 設(shè)計包含 PLD芯片的電路板（ 1）在計算機(jī)上利用 EDA軟件畫 電路原理圖 ；（ 2） 進(jìn)行電氣規(guī)則檢查無誤后，自動生成網(wǎng)表文件；（ 3） 利用 EDA軟件畫 PCB圖 ，自動布線；（ 4） 自動進(jìn)行設(shè)計規(guī)則檢查，無誤后輸出文件，制板。 優(yōu)點 ：216。 效率高 —— 所有這一切，幾乎都是借助計算機(jī)利用 EDA軟件 自動 完成！216。 容易檢查錯誤，便于修改；216。 設(shè)計周期短、成功率很高 ；216。 產(chǎn)品體積小。特 點 傳統(tǒng)方法 現(xiàn)代方法采用器件 通用型器件 可編程邏輯器件設(shè)計對象 電路板 芯片設(shè)計方法 自下而上 自上而下仿真時期 系統(tǒng)硬件設(shè)計后 期 系統(tǒng)硬件設(shè)計早期主要設(shè)計文件 電路原理圖 HDL語言程序數(shù)字系統(tǒng)的兩種設(shè)計方法比較（二）由半導(dǎo)體器件公司推出的幾種 可編程邏輯器件開發(fā)軟件 可編程邏輯器件 PLD(Programmable Logic Device)是用于專用集成電路 ASIC(Application Specific Integrated Circuit)的設(shè)計的通用器件，它的邏輯功能是由用戶對器件編程來設(shè)定的。 目前生產(chǎn)和使用的 PLD產(chǎn)品主要有： 1 現(xiàn)場可編程邏輯陣列 FPLA (Field Programmable Logic Array)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1