【文章內(nèi)容簡介】 　　 (3)輸出宏單元， GAL16V8共有 8個輸出宏單元，分別對應(yīng)于引腳 12～19。每個宏單元的電路可以通過編程實現(xiàn)所有 PAL輸出結(jié)構(gòu)實現(xiàn)的功能；　　 (4)系統(tǒng)時鐘， GAL16V8的引腳 1為系統(tǒng)時鐘輸入端 ,與每個輸出宏單元中 D觸發(fā)器時鐘輸入端相連，可見 GAL器件只能實現(xiàn)同步時序邏輯電路，而無法實現(xiàn)異步時序邏輯電路；　　 (5)輸出三態(tài)控制端， GAL16V8的引腳 11為器件的三態(tài)控制公共端。圖612是 GAL16V8的內(nèi)部邏輯圖。圖 612 GAL16V8的內(nèi)部邏輯圖 OLMC OLMC的結(jié)構(gòu)如圖 613所示。它由一個 8輸入 “或 ”門、極性選擇 “異或 ”門、 D觸發(fā)器、 4個多路選擇器等組成。 “或 ”門的每個輸入對應(yīng)一個來自 “與”陣列的 “與 ”項，輸出形成 “與或 ”函數(shù)表達(dá)式。圖 613 OLMC的結(jié)構(gòu)圖 異或 ”門控制輸出信號的極性選擇，當(dāng) “異或 ”門的控制變量 XOR(n)， n為 OLMC輸出引腳號。當(dāng) XOR(n)為 “0”時， “異或 ”門的輸出與輸入相同。當(dāng)XOR(n)為 “1”時， “異或 ”門的輸出與輸入相反。極性選擇還可以用來簡化實現(xiàn)某一功能所需要的 “與 ”項數(shù)。 GAL的輸出一般只能實現(xiàn)不大于 8個 “與 ”項的函數(shù)，如果采用 “異或 ”門，可以把多于 8個 “與 ”項作為一個 “與 ”項，例如：D = A + B + C + D + E + F + G + H + I 利用德 摩根定律可變換為 :要得到 D，只需由或門產(chǎn)生 D，然后令 ”異或 ”門控制變量 XOR(n)為 “1”，對其求發(fā)即可。 D觸發(fā)器對輸出狀態(tài)起寄存作用，使 GAL適應(yīng)于時序邏輯電路 4個多路選擇器的功能如下 : 多路選擇器 PTMUX用于控制第一個 “與 ”項。來自 “與 ”陣列的 8個 “與 ”項當(dāng)中有 7個直接作為 “或 ”門的輸入。另一個作為 PTMUX的輸入，PTMUX的另一輸入接 “地 ”。在 AC0和 AC1(n)控制下（ AC0AC1(n)） ,PTMUX選擇該 “與 ”項或者 “地 ”作為或門的輸入。 輸 出 選擇 多路 選擇 器 OMUX用于 選擇輸 出信號是 組 合 邏輯 的 還 是 時 序邏輯 的。由異或 門輸 出的多需極性的 “ 與或 ” 邏輯結(jié) 果，在送至 OMUX一個 輸 入端的同 時 通 過時鐘 信號 CLK送入 D觸 發(fā) 器中，觸 發(fā) 器的 Q輸 出送至OMUX的另一 輸 入端。 OMUX在 AC0和 AC1(n)的控制下，由（ AC0+AC1(n)） 選擇組 合型或寄存器型 結(jié) 果作 為輸 出。 輸 出允 許 控制 選擇 多路 選擇 器 TSMUX用于 選擇輸 出三 態(tài)緩 沖器的 選通信號。在 AC0和 AC1(n)的控制下， TSMUX選擇 Vcc、 “ 地 ” 、 OE或者一個“ 與 ” 項 （ PT）作 為 允 許輸 出的控制信號。 反 饋選擇 多路 選擇 器 FMUX用于控制反 饋 信號的來源。在 AC0和 AC1(n)的控制下， FMUX選擇 “ 地 ” 、相 鄰 位的 輸 出、本位的 輸 出或者觸 發(fā) 器的輸 出 Q作 為 反 饋 信號，送回 “ 與 ” 陣 列作 為輸 入信號。 由 OLMC的各個部分功能的分析可知，只要恰當(dāng)?shù)?給 出個控制信號的 值，就能形成 OLMC的不同 組態(tài) 。在適 應(yīng)對結(jié) 果信號的不同要求方面， OLMC給設(shè)計 者提供了靈活性。在 GAL器件中，各控制信號的 值 是由 GAL結(jié) 構(gòu)控制字中的相 應(yīng) 可 編 程位決定。 GAL16V8由一個 82位的結(jié)構(gòu)控制字控制著器件的各種功能組合狀態(tài)。該控制字各位功能如圖 614所示。圖中， XOR(n)和 AC1(n)字段下面的數(shù)字分別對應(yīng)器件的輸出引腳號 各位結(jié)構(gòu)控制字功能如下。1)同步位 SYN。它的值確定器件是具有寄存器輸出能力或是組合邏輯輸出。 SYN=0時， GAL器件有寄存器輸出。 SYN=1時， GAL為一個組合邏輯器件。此處，為了保證與 PAL型器件結(jié)構(gòu)完全兼容，在圖 611所示的 GAL16V8的基本邏輯結(jié)構(gòu)中最外層兩個宏單元 OLMC(12)和OLMC(19)中，用 SYN代替 AC0， SYN代替 AC1(n)作為多路選擇器 FMUX的選擇控制端。2)結(jié)構(gòu)控制位 AC0。該位對于 8個 OLMC是公共的，它與 AC1(n)配合控制各個 OLMC(n)中的多路選擇器。3)結(jié)構(gòu)控制位 AC1：它共有 8位，每個 OLMC(n)有單獨的 AC1(n)。4)極性控制位 XOR(n)。它通過 OLMC(n)中的異或門控制邏輯操作結(jié)果的輸出極性。 XOR(n)=0時，輸出信號 O(n)低電平有效； XOR(n)=1時，輸出信號O(n)高電平有效。5)“與 ”項（ PT）禁止位。共 64位，分別控制 “與 ”陣列的 64行（ PT0～ PT63），以便屏蔽某些不用的 “與 ”項。6)通過編程結(jié)構(gòu)控制字中的 SYN、 AC0和 AC1(n)，輸出邏輯宏單元 OLMC(n)可以組成以下 5種組態(tài)。(1)專用輸入方式（ SYNAC0AC1(n)=101）。在這種方式中， CLK和 OE均不起作用，只作為普通數(shù)據(jù)輸入端；輸出三態(tài)緩沖器控制開關(guān)接地，輸出被禁止。此方式又稱為純輸入方式，如圖 615(a)所示。(2)專用組合型輸出方式（ SYNAC0AC1(n)=100）。在該方式中， CLK和OE均不起作用，只作為普通數(shù)據(jù)輸入端；輸出三態(tài)緩沖器控制開關(guān)接 Ucc,處于工作狀態(tài)。又稱它為純組合邏輯輸出方式，如圖 615(b)所示。(3)組合型輸出方式 (SYNAC0AC1(n)=111)。在該方式中， CLK和 OE均不起作用，只作為普通數(shù)據(jù)輸入端；芯片的輸出是組合型的，但輸出三態(tài)緩沖器來自 “與 ”陣列的 “與 ”項控制。又稱它為三態(tài)控制的純組合邏輯輸出方式，如圖 615(c)所示。(4)寄存器型組件中的組合邏輯輸出方式 (SYNAC0AC1(n)=011)。在此方式中， CLK和 OE均有效，所有輸出中至少有一個寄存器型輸出；但是被組態(tài)的這個 OLMC(n)本身的 CLK懸空，仍為組合邏輯。此方式又被稱為組合邏輯、時序邏輯混合方式，如圖 615(d)所示。(5)寄存器型輸出方式（ SYNAC0AC1(n)=010）。在此方式中， CLK和 OE均有效，輸出端全部為寄存器輸出方式。又稱它為三態(tài)控制的時序邏輯輸出方式，如圖 615(e)所示。圖 615輸出邏輯宏單元 OLMC(n) 的 5種組態(tài) 上述 OLMC組態(tài)的實現(xiàn)是由開發(fā)軟件和硬件完成的，器件對用戶是完全透明的。開發(fā)軟件將選擇與配置控制字的位，并且自動檢查各個引線的用法。 GAL器件的可編程陣列包括 “與 ”陣列、結(jié)構(gòu)控制字、保密位及整體擦除位等。對其進(jìn)行編程時是由行地址進(jìn)行映射的。 GAL16V8的行地址布局圖如圖 616所示。 圖 616中， 82位的 SRL用于將各列（位）編程點圖案或數(shù)據(jù)串行輸入編程或讀出測試編程結(jié)果串行輸出。當(dāng)對 GAL16V8進(jìn)行編程實現(xiàn)某個設(shè)計方案時，可供用戶使用的行地址總共有 36個，它們分別是，1)行地址 0～ 31：這是用戶用來編程制定邏輯模式的陣列。 32個行地址對應(yīng)邏輯結(jié)構(gòu)圖上 “與 ”陣列的 32個輸入，每個行地址可寫入 64位數(shù)據(jù)，對應(yīng)于 64個 “與 ”項。 2) 行地址 32：這是器件的電子標(biāo)簽（ ES）。它提供 64位供用戶定義，例如，用來識別用戶身份的代碼、版本號、編目管理等，這個標(biāo)簽中的數(shù)據(jù)下述保密單元的狀態(tài)無關(guān)，用戶始終可以使用。3)行地址 60：這是 82位的結(jié)構(gòu)控制字，用于設(shè)計所需用途的器件。 4) 行地址 61：這是僅 1位的保密位，用于防止復(fù)制陣列的邏輯點陣，該位一旦被編程，存取陣列的電路就不能工作，從而防止了對 32位的“與 ”陣列再次編程或者讀出。該單元只能在整體擦除時和陣列一起被擦除。所以，一旦保密位被編程，就絕對不能檢查陣列的原始配置。5)行地址 63：僅含 1位，用于器件整體擦除。在器件編程期間訪問該行，就執(zhí)行清除功能，整個 “與 ”陣列、結(jié)構(gòu)控制字、電子標(biāo)簽以及保密單元統(tǒng)統(tǒng)被擦除，使編程的器件恢復(fù)到未使用的狀態(tài)。 ISP在系統(tǒng)可編程技術(shù) ISP(InSystemProgrammable)是 20世紀(jì) 80年代提出的一種先進(jìn)的編程技術(shù)。所謂 “在系統(tǒng)編程 ”是指對器件、電路板或者整個系統(tǒng)的邏輯功能可隨時進(jìn)行修改或者重構(gòu)的能力。這種修改或者