數(shù)字電子技術可編程邏輯器件(ppt30)(編輯修改稿)
2025-01-19 16:00 本頁面
【文章內容簡介】 ENQI輸入、反饋及 I / O( d )時鐘D ENQFP2P1PAL (a) 專用輸出結構； (b) 可編程 I/O結構； (c) 寄存器輸出結構； (d) 異或型輸出結構 第 9章 可編程邏輯器件 5. GAL電路 (1) GAL的基本結構 。 ① 8個輸入緩沖器和 8個輸出反饋 /輸入緩沖器 。 ② 8個輸出邏輯宏單元 OLMC和 8個三態(tài)緩沖器 ， 每個OLMC對應 1個 I/O引腳 。 ③ 由 8 8個與門構成的與陣列 ， 共形成 64個乘積項 ，每個與門有 32個輸入項 ， 由 8個輸入的原變量 、 反變量 (16)和 8個反饋信號的原變量 、 反變量 (16)組成 ， 故可編程與陣列共有 32 8 8=2048個可編程單元 。 ④ 系統(tǒng)時鐘 CK和三態(tài)輸出選通信號 OE的輸入緩沖器。 第 9章 可編程邏輯器件 O L M C( 1 9 )00128 16 24 31 CK19O L M C( 1 8 )8318O L M C( 1 7 )16417O L M C( 1 6 )24516O L M C( 1 5 )32615O L M C( 1 4 )40714O L M C( 1 3 )48813O L M C( 1 2 )569126311OE( a )1234567891020191817161514131211G A L1 6 V 8( b )UCCG N DGAL16V8邏輯圖 (a) 邏輯圖； (b) 引腳圖 第 9章 可編程邏輯器件 PTMUX10G1AC 0AC 1 ( n )TSMUX00011011UCC0MUX10I / O ( n )DFMUX10110100AC 0*AC 1 ( n )AC 1 ( m )*X O R
教學課件相關推薦
鄂ICP備17016276號-1