第八章可編程邏輯器件pld可編程邏輯器件programmable(編輯修改稿)
2024-11-22 12:14 本頁面
【文章內(nèi)容簡介】 /1/ ?OEPR0/ ?OEPR1/ ?OEPR（ PAL） （ 1） PAL基本電路 基本電路結(jié)構(gòu)： 與陣列、或陣列， I1— I4原變量、 反變量互補輸入。 與陣列所有交叉點上 都有熔絲接通， 編程時將有用熔絲保留， 相當(dāng)于有輸入， 將無用熔絲熔斷。 414332212 IIIIIIIIY ????21214 IIIIY ??編程后的 PAL電路 Y1=I1I2I3+ I2I3I4+ I1I3I4+ I1I2I4 21213 IIIIY ??（ 2） PAL的幾種輸出和反饋 專用輸出結(jié)構(gòu) 可編程輸入 /輸出 寄存器輸出 異或輸出 運算選通反饋結(jié)構(gòu) ①專用輸出結(jié)構(gòu)： 輸出端只能作輸出用，沒有反饋， 不能作輸入。 互補輸出 ② 可編程輸入 /輸出結(jié)構(gòu) 當(dāng) I1=I2=1時， G1的控制端 C1=1， I/O1輸出狀態(tài)。 緩沖器 G2的控制端 C2=0， G2高阻態(tài)， I/O2作 輸入端， I/O2→ G3接到與邏輯陣列的輸入端。 1 1 1 0 帶有異或門的可編程輸入 /輸出結(jié)構(gòu) XOR=1 Y與 S反相（熔斷）， XOR=0 Y與 S同相。 Q③ 寄存器輸出結(jié)構(gòu) 與或式 → D1， 反饋互補輸出到與
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1