可編程邏輯器件的編程邏輯和應用(編輯修改稿)
2024-11-15 13:17 本頁面
【文章內(nèi)容簡介】 －和數(shù) ? 全加器的最簡與或表達式 ： nnnnnnnnnnnnnnnnnnnnCBCABACCBACBACBACBAS???????? 1二 . PAL、GAL結(jié)構(gòu) BnAn“或”陣列（固定）SnCn + 1“與”陣列( 可編程 )CnnnnnnnnnnnnnnnnnnnnnCBCABACCBACBACBACBAS???????? 1AnBnCn AnBnCn AnBnCn AnBnCn AnBn AnCn BnCn 二 . PAL、GAL結(jié)構(gòu) 在與 /或陣列的基礎(chǔ)上再增加觸發(fā)器 ,便可以構(gòu)成既可以實現(xiàn)組合邏輯功能，又可以實現(xiàn)實現(xiàn)時序邏輯功能的 PLD器件了。 ?PAL實現(xiàn)邏輯函數(shù)的原理（續(xù)） 二 . PAL、GAL結(jié)構(gòu) 2 GAL結(jié)構(gòu) (以 GAL16V8為例 ) 組成 : ? 8個輸入緩沖器 ? 8個輸出 /反饋緩沖器 ? 8個三態(tài)輸出緩沖器 ? 8個輸出邏輯宏單元 ? 1個時鐘輸入 CLK 緩沖器 ? 1個輸出使能緩沖器 ① 1個可編程的與陣列 1個可編程的與陣列 8個輸入緩沖器 8個輸出/反饋緩沖器 8個三態(tài)輸出緩沖器 8個輸出邏輯宏單元 1個時鐘輸入CLK 緩沖器 1個輸出使能緩沖器 二 . PAL、GAL結(jié)構(gòu)
教學課件相關(guān)推薦
鄂ICP備17016276號-1