可編程邏輯器件的發(fā)展論文(編輯修改稿)
2025-07-25 18:10 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 c Array Logic)）：在PAL的基礎(chǔ)上，又發(fā)展了一種通用陣列邏輯GAL (Generic Array Logic)，如GAL16V8,GAL22V10 等。它采用了EEPROM工藝，實(shí)現(xiàn)了電可按除、電可改寫，其輸出結(jié)構(gòu)是可編程的邏輯宏單元，因而它的設(shè)計(jì)具有很強(qiáng)的靈活性，至今仍有許多人使用。為了提高輸出電路結(jié)構(gòu)的靈活性及可多次編程修改，GAL(Generic Array Logic) 器件與PAL的最大區(qū)別在于將原來(lái)的固定輸出結(jié)構(gòu)變?yōu)榭删幊痰妮敵鲞壿嫼陠卧?Output Logic Macro Cell，OLMC)。通過(guò)對(duì)OLMC的編程，可方便地實(shí)現(xiàn)組合邏輯電路輸出或者寄存器輸出結(jié)構(gòu)，且這類器件采用電擦除CMOS工藝，通?？刹脸龓装俅紊踔辽锨Т巍Ｕ怯捎贕AL器件的通用性和能重復(fù)擦寫等突出優(yōu)點(diǎn)，在20世紀(jì)90年代得到了廣泛的應(yīng)用。但GAL器件在集成度上仍與PAL器件類似，它無(wú)法滿足較大數(shù)字系統(tǒng)的設(shè)計(jì)要求。這些早期的PLD器件的一個(gè)共同特點(diǎn)是可以實(shí)現(xiàn)速度特性較好的邏輯功能，但其過(guò)于簡(jiǎn)單的結(jié)構(gòu)也使它們只能實(shí)現(xiàn)規(guī)模較小的電路。 b) FPGA（現(xiàn)場(chǎng)可編程門陣列）(Field Programmable GateArray )：現(xiàn)場(chǎng)可編程門陣列FPGA的電路結(jié)構(gòu)與CPLD完全不同，它內(nèi)部單元主要有可編程的邏輯塊(CLB)、可編程的輸入輸出單元(IOB)及可編程的互聯(lián)資源(IR)。重復(fù)可編程的FPGA采用SRAM編程技術(shù)，其邏輯塊采用查找表(LUT LookUpTable)方式產(chǎn)生所要求的邏輯函數(shù)。由此帶來(lái)的優(yōu)點(diǎn)是其無(wú)限次可重復(fù)快速編程能力和在系統(tǒng)可重復(fù)編程能力，但基于SRAM的器件是易失性的，因此上電后，要求重新配置。c) CPLD （可擦除的可編程邏輯器件）(Erase Programmable LogicDevice)：復(fù)雜的可編程邏輯器件CPLD，其器件內(nèi)部包含可編程的邏輯宏單元、可編程的I/O單元及可編程的內(nèi)部連線等。每個(gè)可編程的邏輯單元即邏輯塊相當(dāng)于一個(gè)GAL器件，多個(gè)邏輯塊之間通過(guò)可編程的內(nèi)部連線實(shí)現(xiàn)相互連接，從而實(shí)現(xiàn)各個(gè)邏輯塊之間的資源共享。CPLD器件允許系統(tǒng)具有更多的輸入、
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1