可編程邏輯器件的發(fā)展論文(編輯修改稿)
2025-07-25 18:10 本頁面
【文章內容簡介】 c Array Logic)）：在PAL的基礎上，又發(fā)展了一種通用陣列邏輯GAL (Generic Array Logic)，如GAL16V8,GAL22V10 等。它采用了EEPROM工藝，實現(xiàn)了電可按除、電可改寫，其輸出結構是可編程的邏輯宏單元，因而它的設計具有很強的靈活性，至今仍有許多人使用。為了提高輸出電路結構的靈活性及可多次編程修改，GAL(Generic Array Logic) 器件與PAL的最大區(qū)別在于將原來的固定輸出結構變?yōu)榭删幊痰妮敵鲞壿嫼陠卧?Output Logic Macro Cell，OLMC)。通過對OLMC的編程，可方便地實現(xiàn)組合邏輯電路輸出或者寄存器輸出結構，且這類器件采用電擦除CMOS工藝，通?？刹脸龓装俅紊踔辽锨Т?。正是由于GAL器件的通用性和能重復擦寫等突出優(yōu)點，在20世紀90年代得到了廣泛的應用。但GAL器件在集成度上仍與PAL器件類似，它無法滿足較大數(shù)字系統(tǒng)的設計要求。這些早期的PLD器件的一個共同特點是可以實現(xiàn)速度特性較好的邏輯功能，但其過于簡單的結構也使它們只能實現(xiàn)規(guī)模較小的電路。 b) FPGA（現(xiàn)場可編程門陣列）(Field Programmable GateArray )：現(xiàn)場可編程門陣列FPGA的電路結構與CPLD完全不同，它內部單元主要有可編程的邏輯塊(CLB)、可編程的輸入輸出單元(IOB)及可編程的互聯(lián)資源(IR)。重復可編程的FPGA采用SRAM編程技術，其邏輯塊采用查找表(LUT LookUpTable)方式產(chǎn)生所要求的邏輯函數(shù)。由此帶來的優(yōu)點是其無限次可重復快速編程能力和在系統(tǒng)可重復編程能力，但基于SRAM的器件是易失性的，因此上電后，要求重新配置。c) CPLD （可擦除的可編程邏輯器件）(Erase Programmable LogicDevice)：復雜的可編程邏輯器件CPLD，其器件內部包含可編程的邏輯宏單元、可編程的I/O單元及可編程的內部連線等。每個可編程的邏輯單元即邏輯塊相當于一個GAL器件，多個邏輯塊之間通過可編程的內部連線實現(xiàn)相互連接，從而實現(xiàn)各個邏輯塊之間的資源共享。CPLD器件允許系統(tǒng)具有更多的輸入、
教學課件相關推薦
鄂ICP備17016276號-1