可編程邏輯器件2(編輯修改稿)
2025-01-19 14:33 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 每個(gè)可編程的觸發(fā)器可以按 3種不同方式實(shí)現(xiàn)時(shí)鐘控制：（ 1）全局時(shí)鐘模式。全局時(shí)鐘輸入直接和寄存器的 CLK端相連，實(shí)現(xiàn)最快的輸出。（ 2）全局時(shí)鐘帶高電平有效時(shí)鐘使能信號(hào)模式。這種模式提供每個(gè)觸發(fā)器的時(shí)鐘使能信號(hào)，由于仍使用全局時(shí)鐘，輸出速度較快。湖南科技大學(xué) 計(jì)算機(jī)學(xué)院 戴祖雄 17（ 3）乘積項(xiàng)時(shí)鐘模式。在這種模式下，時(shí)鐘來(lái)自I/O引腳或隱埋的宏單元，輸出速度較慢。湖南科技大學(xué) 計(jì)算機(jī)學(xué)院 戴祖雄 183．?dāng)U展乘積項(xiàng)（ 1）共享擴(kuò)展項(xiàng)圖 共享擴(kuò)展項(xiàng)湖南科技大學(xué) 計(jì)算機(jī)學(xué)院 戴祖雄 19（ 2）并聯(lián)擴(kuò)展項(xiàng)圖 并聯(lián)擴(kuò)展項(xiàng)湖南科技大學(xué) 計(jì)算機(jī)學(xué)院 戴祖雄 204．可編程連線陣列圖 PIA與 LAB連接方式湖南科技大學(xué) 計(jì)算機(jī)學(xué)院 戴祖雄 215． I/O控制塊圖 EPM7128S器件的 I/O控制塊使能湖南科技大學(xué) 計(jì)算機(jī)學(xué)院 戴祖雄 22 FPGA結(jié)構(gòu)與工作原理 FPGA的基本結(jié)構(gòu)圖 FPGA的結(jié)構(gòu)原理湖南科技大學(xué) 計(jì)算機(jī)學(xué)院 戴祖雄 23 Xilinx公司 XC3000系列的結(jié)構(gòu)1．可配置邏輯塊圖 XC3000 的 CLB結(jié)構(gòu)湖南科技大學(xué) 計(jì)算機(jī)學(xué)院 戴祖雄 242．輸入輸出模塊 IOB圖 XC3000系列的 IOB湖南科技大學(xué) 計(jì)算機(jī)學(xué)院 戴祖雄 253．配置存儲(chǔ)單元圖 配置存儲(chǔ)單元湖南科技大學(xué) 計(jì)算機(jī)學(xué)院 戴祖雄 264．可編程互連互連線有 3種：（ 1） 通用互連 （ General Purpose Interconnect, GPI），是夾在 CLB之間的 5根金屬連線，有橫線和縱線，相交處有轉(zhuǎn)接矩陣，可編程互連。（ 2） 直接互連 （ Direct Interconnect），提供相鄰CLB之間或 CLB與 IOB之間的直接連接。 （ 3） 長(zhǎng)線 （ Longlines），是夾在 CLB之間不通過(guò)轉(zhuǎn)接矩陣的連續(xù)金屬連線，與 IOB相鄰時(shí)還有附加的長(zhǎng)線。 湖南科技大學(xué) 計(jì)算機(jī)學(xué)院 戴祖雄 27 常用 FPGA/CPLD產(chǎn)品簡(jiǎn)介 ALTERA公司的 FPGA/CPLD器件系列（ 1） FLEX器件系列 FPGA（ 2） APEX和 APEX II器件系列 FPGA（ 3） ACEX器件系列 FPGA（ 4） Stratix器件系列 FPGA（ 5） MAX系列 CPLD湖南科
電大資料相關(guān)推薦
鄂ICP備17016276號(hào)-1