cpld第2章(編輯修改稿)
2025-01-18 05:58 本頁面
【文章內(nèi)容簡介】 列 )，仿真結(jié)果將會生成報告文件和輸出信號波形，從中便可以觀察到各個節(jié)點的信號變化。若發(fā)現(xiàn)錯誤，則返回設計輸入中修改邏輯設計。16數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用 時序仿真 是在選擇了具體器件并完成布局、布線之后進行的時序關系仿真，因此又稱 后仿真或延時仿真 。由于不同器件的內(nèi)部延時不一樣，不同的布局、布線方案也給延時造成不同的影響，因此在設計處理以后，對系統(tǒng)和各模塊進行時序仿真，分析其時序關系，估計設計的性能以及檢查和消除競爭冒險等是非常有必要的。實際上這也是與實際器件工作情況基本相同的仿真。17數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用 器件編程 編程是指將編程數(shù)據(jù)放到具體的可編程器件中去。 對 CPLD器件來說是將 JED文件 “下載 (DownLoad)”到 CPLD器件中去，對 FPGA來說是將位流數(shù)據(jù) BG文件 “配置 ”到 FPGA中去。 普通的 CPLD器件和一次性編程的 FPGA需要專用的編程器完成器件的編程工作。 基于 SRAM的 FPGA可以由 EPROM或其它存儲體進行配置。 在系統(tǒng)的可編程器件 (ISP—PLD) 則不需要專門的編程器，只要一根 下載編程電纜 就可以了。18數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用19數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用 167。 在系統(tǒng)可編程技術(shù) 在系統(tǒng)編程 (ISP In System Program)是指對器件、電路板或整個電子系統(tǒng)的邏輯功能可隨時進行修改或重構(gòu)的能力。這種重構(gòu)或修改可以在產(chǎn)品設計、制造過程中的每個環(huán)節(jié)，甚至在交付用戶之后進行。支持 ISP技術(shù)的可編程邏輯器件稱為 在系統(tǒng)可編程邏輯器件 (ISP—PLD) 。 20數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用 ISP—PLD 不需要使用編程器，只需要通過計算機并行接口和編程電纜，直接在目標系統(tǒng)或印刷線路板上進行編程。傳統(tǒng)的可編程邏輯器件只能插在編程器上先進行編程，然后再裝配，而 ISPPLD則可以先裝配，后編程。因此 ISP技術(shù)有利于提高系統(tǒng)的可靠性，便于系統(tǒng)板的調(diào)試和維修。21數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用 在系統(tǒng)編程的基本原理 ISP(In System Program)技術(shù)是一種串行編程技術(shù)。 下面以 Lattice公司的 ispLSI器件為例說明其編程原理。 ispLSI器件的編程結(jié)構(gòu)如圖 所示。器件的編程信息數(shù)據(jù)用 E2CMOS元件存儲， E2CMOS元件按行和列排成陣列，編程時通過行地址和數(shù)據(jù)位對 E2CMOS元件尋址。 22數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用圖 ispLSI器件的編程結(jié)構(gòu) 編程的尋址和移位操作由地址移位寄存器和數(shù)據(jù)移位寄存器完成。兩種寄存器都按 FIFO(先入先出 )的方式工作。數(shù)據(jù)移位寄存器按低位字節(jié)和高位字節(jié)分開操作。23數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用 由于器件是插在目標系統(tǒng)中或線路板上進行編程，因此 在系統(tǒng)編程的關鍵是編程時如何使芯片與外系統(tǒng)脫離 。從圖 接口可以看到，計算機和 ISP—PLD 的編程接口有五根信號線，它們起到了傳遞編程信息的作用。 24數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用 圖 編程連接口 ? ispEN是編程使能信號? SDI向串行移位寄存器提供編程數(shù)據(jù)和其它命令； ? SDO為數(shù)據(jù)輸出線； ? MODE為編程狀態(tài)機的控制線； ? SDI同時為模式控制線，同 MODE一
語文相關推薦
鄂ICP備17016276號-1