基于fpga的波形發(fā)生器的設(shè)計(jì)(編輯修改稿)
2024-12-18 15:31 本頁面
【文章內(nèi)容簡介】 擾性的高頻信號(hào)，由于不須運(yùn)算發(fā)大器，參數(shù) 計(jì)算容易，對(duì)系統(tǒng)要求不高。因此在本設(shè)計(jì)中，利用 RC 低通濾波器就可以達(dá)到要求。 第三章 軟件設(shè)計(jì) 相關(guān)軟件采用 VHDL 硬件描述語言編寫。 VHDL 是用于邏輯設(shè)計(jì)的硬件描述語言， 為IEEE 標(biāo)準(zhǔn)。利用它，硬件的功能描述可完全在軟件上實(shí)現(xiàn)。它支持自頂向下（ Top Down）和基于庫（ Library_Based）的設(shè)計(jì)方法，支持同步電路、異步電路、 FPGA 以及等隨機(jī)電路的設(shè) 計(jì)，范圍很廣，語言的語法比較嚴(yán)格，給閱讀和使用都帶來極大好處。 軟件設(shè)計(jì)分為三個(gè)進(jìn)程。正弦波 /三角波切換進(jìn)程，頻率幅值設(shè)置進(jìn)程，以及波形數(shù)據(jù)ROM， ROM中存儲(chǔ)的是產(chǎn)生波形的采樣點(diǎn)數(shù)據(jù)。如正弦波，分為 64個(gè)采樣點(diǎn)，最高采樣點(diǎn)值為 255,對(duì)應(yīng)的八位二進(jìn)制數(shù)為 11111111，第二個(gè)采樣點(diǎn)為 254，對(duì)應(yīng)的八位二進(jìn)制數(shù)為11111110。如果預(yù)置的八位二進(jìn)制數(shù)為 11111110，那么時(shí)鐘跳變一次就產(chǎn)生一個(gè)脈沖來讓FPGA取出波形數(shù)據(jù) ROM中的采樣點(diǎn)數(shù)據(jù)，變化比較快，相應(yīng)的△ t就比較小，得到的波形頻率就高；如果預(yù)置 的數(shù)是 11110101，即 245，那么就要過 10個(gè)脈沖才會(huì)采樣一次，因此△ t就比較大，得到的波形頻率就小。 第四章 系統(tǒng)測試 示波器： 綠揚(yáng) YB4365， 100MHz，江蘇揚(yáng)中電子儀器廠 ； 直流電壓源： DF1731SC2A； FPGA 實(shí)驗(yàn)儀： DPFPGA， 廣州致遠(yuǎn)電子有限公司； 頻率計(jì)： SP1500A 等精度頻率計(jì)，南京盛普電子實(shí)業(yè)有限公司。 系統(tǒng)測試在清華 TPG_FPGA 實(shí)驗(yàn)箱上進(jìn)行，引腳鎖定后將程序下載到 Xilinx 公司的目標(biāo)芯片 SpartanⅡ系列的 XC2S2005PQ208 上調(diào)試通過。可以在示波器上看到平滑的正弦波 第 5 頁 共 10 頁 和三角波波形，切換和頻率幅度的設(shè)置都可以達(dá)到預(yù)期的效果。 4． 3． 1 頻率和幅度測試 表 1 頻率和幅度測試結(jié)果 頻率設(shè)置 /KHz 所測頻率 /KHz 幅度設(shè)置 /V 所測幅度有效值 峰－峰值 4． 3． 2 測試結(jié)果 由表中數(shù)據(jù)可看出，該方法可實(shí)現(xiàn)兩種正弦波和三角波兩種波形的切換，并且得到平滑的頻率和幅值都可調(diào)的波形。但是在頻率高的地方會(huì)有一定的誤差。 第五章 結(jié)束語 由以上的分析和實(shí)驗(yàn)結(jié)果可以看出，利用 FPGA 來完成波形發(fā)生器的設(shè)計(jì)，使其產(chǎn)生頻率和幅值可調(diào)的正弦波和三角波的方法行之有效。利用 VHDL 硬件描述語言完成程序的設(shè)計(jì)，并且下載到 Xilinx 公司 SpartanⅡ 芯片上調(diào)試通過，在示波器上得到的波形和期望值一致。如果修改一下程序還可以得到其他的任意波形，簡單易行，利于控制。 第六章 參考文 獻(xiàn) 1 李冬梅 .PLD器件與 EDA技術(shù) [M]. 北京：北京光播學(xué)院出版社， 2020年第一版 2趙俊超 .集成電路設(shè)計(jì) VHDL教程 [M].北京：北京希望電子出版社， 2020年第一版 3 趙曙光 .郭萬有 .可編程邏輯器件原理，開發(fā)與應(yīng)用 [M].西安：電子科技大學(xué)出版社 .2020年第一版 4甘歷 .VHDL應(yīng)用與開發(fā)實(shí)踐 [M].北京：科技出版社 .2020年 第一版 第七章 附錄 程序清單 ――――――――――――――――――――――――――――――――――――――― 文件名： 功能：產(chǎn)生正弦波或三角波信號(hào) 說 明：基于 VHDL 硬件描述語言在 在 Xilinx公司的 SpartanⅡ系列的 XC2S2020PQ208芯片上 實(shí)現(xiàn) 最后修改時(shí)間： 2020年 7月 28 日 ――――――――――――――――――――――――――――――――――――――― library IEEE。 use 。 use 。 use 。 entity sin_rec is Port ( clk ,reset: in std_logic。 sinm: in std_logic_vector(3 downto 0)。 正弦波或三角波的幅度設(shè)置 dataf : in std_logic_vector(7 downto 0)。頻率預(yù)置 conver: in std_logic_vector(1 downto 0)。正弦波與三角波的設(shè)置的切換 第 6 頁 共 10 頁 dd : out std_logic_vector(8 downto 0)。 正弦波輸出 ss:out std_logic_vector(8 downto 0))。 三角波輸出 dd :out integer range 765 downto 0 )。 end sin_rec。 architecture Behavioral of sin_rec is signal q :integer range 63 downto 0 。 正弦波數(shù)據(jù)點(diǎn) signal q2: integer range 64 downto 0。 三角波數(shù)據(jù)點(diǎn) signal n0,n,n2:integer range 1 to 12。 正弦波或三角波的幅度檔位 signal dataf0,count8,dataf22,count9,d,s: integer range 255 downto 0 。頻率設(shè)定系數(shù) signal fs
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1