【文章內容簡介】 ESS”) 代碼 R/W D/I DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 形式 0 0 1 0 1 1 1 A2 A1 A0 所謂頁地址就是 DDRAM 的行地址， 8 行為一頁 ,模塊共 64 行即 8頁 ,A2~A0 表示 0~7 頁。讀寫數(shù)據對地址沒有影響 ,頁地址由本指令或 RST 信號改變 復位后頁地址為 0。 4) 設置 Y 地址 (SET Y ADDRESS) 代碼 R/W D/I DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 形式 0 0 0 1 A5 A4 A3 A2 A1 A0 此指令的作用是將 A5~A0 送入 Y 地址計數(shù)器，作為 DDRAM 的 Y 地址指針。在對 DDRAM 進行讀寫操作后， Y 地址指針自動加 1,指向下一個DDRAM 單元。 5) 讀狀態(tài) (STATUS READ) 代碼 R/W D/I DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 形式 1 0 BUSY 0 ON/OFF RET 0 0 0 0 當 R/W=1 D/I=0時 ,在 E信號為“ H”的作用下，狀態(tài)分別輸出到數(shù)據總線 (DB7~DB0)的相應位。 北京化工大學北方學院畢業(yè)設計（論文） 15 BF： BF＝ 1，內部正在進行操作， BF＝ 0，空閑狀態(tài)。 ON/OFF： ON/OFF＝ 1，表示顯示打開， ON/OFF＝ 0， 表示顯示關閉。 RST: RST=1 表示內部正在初始化，此時組件不接受任何指令和數(shù)據。 6) 寫顯示數(shù)據 (WRITE DISPLAY DATE) 代碼 R/W D/I DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 形式 0 1 D7 D6 D5 D4 D3 D2 D1 D0 D7~D0 為顯示數(shù)據，此指令把 D7~D0 寫入相應的 DDRAM 單元 ,Y 地址指針自動加 1。 7) 讀顯示數(shù)據 (READ DISPLAY DATE) 代碼 R/W D/I DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 形式 1 1 D7 D6 D5 D4 D3 D2 D1 D0 此指令把 DDRAM 的內容 D7~D0 讀到數(shù)據總線 DB7~DB0， Y 地址指針自動加 1。 五 、 12864 點陣型液晶顯示器的接口電路設計 通過前面對 12864 顯示屏引腳功能的分析可以知道，該模塊有一個整體的片選信號“ E”，只有當該信號為高電平時，所有的電路才會有效。另外左右半屏各有一個選擇信號 CS1 和 CS2， CS1 和 CS2 各自為低電平時，分別選中左半屏和右半屏。為了區(qū)分讀寫的是數(shù)據還是指令，還設置了一個數(shù)據 /指令控制線 D/I。根據這些原則，設計出接口電路如圖 3 所示。 北京化工大學北方學院畢業(yè)設計（論文） 16 圖 3 液晶顯示器的接口電路 由于 CS0 的地址范圍為 280H－ 283H，由接口電路的設計可得液晶屏的相關地址，如下表。 操作 A1A0 端口地址 向左半屏寫指令 00 280H 向右半屏寫指令 10 282H 讀 /寫左半屏數(shù)據 01 281H 讀 /寫右半屏數(shù)據 11 283H 讀狀態(tài)寄存器 00 280H 五 、軟件設計 對 12864 的具體結構有了比較深入的了解， 12864 分左右兩屏，像素點為128*64 個像素點，行有 128 個像素點，列有 64 個像素點，行又設置為 8 頁，在 12864 默認狀態(tài)下中文字體都 是 16*16 的大小，每個頁包含 8 個像素行，所以要顯示一個中文就需要 2 頁；初始行的設定可以使得你要顯示的字出現(xiàn)在任意你想要的位置。 對液晶顯示器的編程就是向 DDRAM 中寫數(shù)據。 在寫DDRAM 之前，需要先清除 RAM，且左屏和右屏要分別進行清除。方法就是向 RAM 的所有單元寫入 0 值。 12864 寫驅動程序的時候需要寫七個指令分別北京化工大學北方學院畢業(yè)設計（論文） 17 是： “檢忙 ”， “寫指令 ”， “寫數(shù)據 ”， “寫顯示開關 ”， “寫頁 ”， “寫 列 ”， “寫初始行 ”。 向 LCD 寫顯示數(shù)據的流程圖如下： 液晶顯示器的編程流 程如下 圖： 六． LCD 的應用 廣告字幕機是用 LCD 輸出不同的漢字和圖形。要液晶顯示器顯示不同的N Y N Y Y N 將起始頁地址存入 BL 頁地址加 1 設置列地址 顯示 RAM 設置頁地址 LCD 工作忙 已顯示 64 列 頁地址已設置 8 次 結束 開始 系統(tǒng)初始化 清左屏 RAM 清左屏 RAM 寫入 LCD 左屏數(shù) 據 寫入 LCD 左屏數(shù)據 左右展開顯示 北京化工大學北方學院畢業(yè)設計（論文） 18 圖形或漢字，就是向 DDRAM 中寫入不同的數(shù)據。根據前面所說的液晶顯示屏與 DDRAM 的對應關系，可以構造不同的數(shù)據來顯示不同的圖形和漢字。 七．實驗結果 用 VHDL 語言進行仿真后生成的波形如下圖所示： 生成的 RTL 電路圖如下： 北京化工大學北方學院畢業(yè)設計（論文） 19 北京化工大學北方學院畢業(yè)設計（論文） 20 結 論 第 一節(jié) 全文總結 本設計根據實際應用的具體環(huán)境情況可以選擇對 應 LCD，根據 LCD 的 技術參數(shù)確定其顯示時序，進而進行整個 LCD 顯示控制系統(tǒng)的設計。設計中使用FPGA 芯片，采用 VHDL 硬件描述語言，對顯示屏系統(tǒng)的控制邏輯系統(tǒng)進行了優(yōu)化設 計。 在設計電路結構時，充分考慮了編制控制程序的方便。設計中選用了 51 單片機作為微處理器，設計的邏輯控制系統(tǒng)結構適用于不同規(guī)格大小的顯示屏。本設計利用 FPGA 技術進行 LCD 驅動電路和控制電路的設計，同時使用 VHDL 語言和 MAX+PLUSⅡ 。 設計工具完成整個系統(tǒng)軟件的開發(fā)和仿真，實現(xiàn)了顯示控制系統(tǒng)的圖形和漢字的 顯示 。顯示控制系統(tǒng)采用模塊化設計和自頂向下的設計方法 ，電路按照功能劃分為不同的模塊，具有良好的通用性。顯示控制系統(tǒng)的控制核心部分包括顯示驅動電路和顯示控制電路，外圍電路包括配置電路和電源輔助電路。整個系統(tǒng)使用簡單，實用性強。 本設計主要做了一下幾方面的工作： (1)根據系統(tǒng)實際要求，設計 整個 LCD 顯示控制系統(tǒng)的框架 ， 利用自項向下、由租到細的設計方法，對其進行功能劃分， 將整個系統(tǒng)逐步分解為各個子系統(tǒng)和模塊。 (2)針對本設計的具體要求，研究 LCD 顯示驅動電路 、顯示控制電路的原理，確定出最適用于本系統(tǒng)的顯示控制電路和顯示驅動電路的方案。 (3)采用 VHDL 語 言和 MAX+PLUSⅡ 軟件對各個功能模塊編程和仿真，并將北京化工大學北方學院畢業(yè)設計（論文） 21 全部程序經單片機配置電路下載到 FPGA 芯片中。 (4)選用適用于本設計的 LCD 顯示屏和 FPGA 芯片 。 (5)設計 LCD 顯示控制系統(tǒng)的配置電路和輔助電源電路，與 FPGA 芯片結合組成整個顯示系統(tǒng)，并通過了調試。 第二 節(jié) 展中 現(xiàn)代社會信息技術和電子工業(yè) 和材料工業(yè)的高速發(fā)展，將為顯示技術和顯示工業(yè)提供更大的發(fā)展空間。隨著 EDA技術、制作工藝的提高和設計方法的改進， FPGA技術必將飛速發(fā)展。鑒于可編程邏輯器件的高密度、高速度、低成本等優(yōu)點?？梢院敛豢?張地說，本世紀將是可編程邏輯器件的時代。開源理念使更多工程師設計師的智慧得以貫通融合，也必將促進 FPGA技術的發(fā)展積應用。 由于本人的時間和能力有限，對于 FPGA顯示控制系統(tǒng)中的應用只是做了一些嘗試性的探索和及其簡單的應用工作，還存在很多不完善的地方，仍有許多方面有待進一步深入研究開發(fā)； (1)驅動芯片可以設計成通過行列驅動信號選擇工作模式的形式。這樣一塊驅動芯片可以分別作為行驅動芯片或者列驅動芯片使用，可以降低功耗，減少交叉點，降低干擾。 (2)顯示控制電路的參數(shù)對溫度的反應有一定的影響，還需要進一步研究 ，提高其精確度和穩(wěn)定性，使之更加適用于各種環(huán)境溫度系統(tǒng)和顯示要求。 北京化工大學北方學院畢業(yè)設計（論文） 22 源程序附件如下： LIBRARY IEEE。 USE 。 USE 。 USE 。 ENTITY LCD IS PORT( CLK: IN STD_LOGIC。 RS,RW,CS1,CS2,E: OUT STD_LOGIC。 ADDRESS: OUT STD_LOGIC_VECTOR(4 DOWNTO 0)。 Q: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) )。 END。 ARCHITECTURE BEHAV OF LCD IS TYPE STATES IS(ST0,ST1,ST2,ST3,ST4,ST5,ST6,ST7, ST8,ST9,ST10,ST11,ST12,ST13,ST14,ST15,ST16) 。 狀態(tài)定意 SIGNAL PRE_STATE,NEXT_STATE:STATES。 SIGNAL DATALOCK,EN,RST1:STD_LOGIC。 SIGNAL ADDR:INTEGER RANGE 0 TO 65:=0。 SIGNAL XPAGE:STD_LOGIC_VECTOR(7 DOWNTO 0):=10111000。 SIGNAL YADDR:STD_LOGIC_VECTOR(7 DOWNTO 0):=01000000。 variable i :INTEGER RANGE 0 TO 511:=0 。 TYPE STATUS IS ARRAY (0 TO 511 ) OF STD_LOGIC_VECTOR(7 DOWNTO 0)。 CONSTANT WORD:STATUS:=((00010000),(00000100),(01100000),(00000100),(00000001),(11111111), (11000110),(00000000),(00110000),(00000000),(00000010), (00000000), 北京化工大學北方學院畢業(yè)設計（論文） 23 (11100010), (00000111), (00100010), (00000010), (00100010), (00000010), (11100010), (00000111),(00000010), (01000000), (00000010), (10000000), (11111110), (01111111),(00000010), (00000000), (00000010), (00000000), (00000000), (00000000), 北 (00000100),(00000000),(00000100),(00000000),(11100100),(01111111), (00100100),(00000100),(00100100),(00000101),(01100100),(00000101), (10110100),(00000101),(00101111),(01111111),(00100100),(00000101), ((10100100),(00000101),(01100100),(00000101),(00100100),(00100101), (00100100),(01000100),(11100110),(00111111),(00000100),(00000000), (00000000),(00000000), 京 (00010000),(00000100),(00010010),(00000010),(10010010),(00000001), (01110010),(0000000000),(11111110),(11111111),(01010001),(