【文章內(nèi)容簡介】 信號預設置成有效，使之開通。3．DAC0832C 以電流形式輸出轉(zhuǎn)換結(jié)果，若要得到電壓形式的輸出結(jié)果需另加I/V轉(zhuǎn)換電路，這時可采用運算放大器。于我們用到的單極性輸出電路，輸出電壓的格式為：Vout=(DVref/256)式中D為輸入數(shù)字量的十進制值。因為轉(zhuǎn)換結(jié)果Iout1接運算放大器的反相端，所以式中有一個負號。若Vref=+5V，當D=0255（00H～FFH）時，Vout=(0～4。98)V。調(diào)整運算放大器的調(diào)零電位器?？梢詫/A芯片進行零點補償，調(diào)節(jié)外接于反饋回路的電位器RP1可以調(diào)整滿量程。3 波形發(fā)生器的軟件設計設計的波形發(fā)生器就是為了得到正弦波、三角波、方波這三種波形，并可通過按鈕選擇輸出波形。波形發(fā)生器可以由正弦波產(chǎn)生模塊(sin)、三角波產(chǎn)生模塊(delat)、方波產(chǎn)生模塊(square)和輸出波形選擇模塊（ch3a1）。下圖為波形發(fā)生器內(nèi)部的頂層設計的規(guī)劃圖：圖5 波形發(fā)生器的軟件模塊如圖可以看到,控制輸入有三大塊,一個是個按鈕的數(shù)據(jù)選擇命令的輸入,一個是時時鐘輸入,它的頻率將決定輸出波形的頻率,還有一個是復位鍵。在芯片里面要處理的就有波形產(chǎn)生器產(chǎn)生相應的數(shù)據(jù)后輸出8位的數(shù)據(jù)到數(shù)據(jù)選擇模塊中,通過按鈕發(fā)出選擇數(shù)據(jù)的指令,3選1的數(shù)據(jù)選擇器選擇相應的數(shù)據(jù)進行輸出,把這些數(shù)據(jù)輸入D/A模塊中,通過D/A模塊對數(shù)據(jù)轉(zhuǎn)換,在它的輸出端就可得到相應的波形。運行MAX+PLUSⅡ軟件建立工程，在此之間現(xiàn)在任意一個盤里建立一個名為Wave Generator（波形發(fā)生器）文件夾。依次點擊File new后彈出指定工程名的對話框,選擇Text Editor file這項，確定點OK。出現(xiàn)一個文本輸入框，點擊保存按鈕，在File ,建立一個了設計正弦波的VHDL文檔，使文件保存在Wave Generator文件夾里，進入了VHDL的編輯窗口。在文本輸入窗中輸入正弦波的程序，然后進行編譯與仿真。選擇“000”的值,于是由上面的設置可以直接按波形仿真按鈕,:PROCESS→Simulator命令,只是STATUS下只有SIMULATOR狀態(tài)進度,仿真完成了后它會提示你. 當提示信息提示仿真成功之后,可以看到如下的仿真波形, 如圖6是正弦波形仿真結(jié)果:圖6 正弦波仿真圖可以從圖6中觀察得到OUT 是用十六進制的數(shù)來表示的,上面一個周期取了64個值, 從FE按程序選擇的查表值輸出,形成輸出形成正弦波,OUT ,各器件開始工作,輸出隨CLK的上升延的到來而選擇對應的值,與程序設置的正弦波一致, ,使得DAC0832進行轉(zhuǎn)換。=10US ，可以用計算正弦波的周期。它的一個周期它自加減了64次，自加減一次的時間就是10US，所以正弦波的周期是64*20=1280US。依次點擊File new后彈出指定工程名的對話框,選擇Text Editor file這項，確定點OK。出現(xiàn)一個文本輸入框，點擊保存按鈕，在File ,建立一個了設計三角波的VHDL文檔，使文件保存在Wave Generator文件夾里。進入了VHDL的編輯窗口，在文本輸入窗中輸入三角波的程序，然后進行運行與仿真。選擇“010”的值,按仿真按鈕可以直接進行仿真,提示信息提示你仿真成功之后,可以看到如下的仿真波形, 如圖7是三角波波形仿真結(jié)果: 圖7 三角波仿真圖可以從圖9中觀察得到OUT 是用十六進制的數(shù)來表示的,從00自減到了0F后低位就自動置F,輸出隨線性遞減,OUT ,各器件開始工作,輸出隨CLK的上升延的到來而跳變. ,使得DAC0832進行轉(zhuǎn)換。這也達到了設計的要求。CLK的輸入時鐘T=10US ，可以用計算遞三角波的周期。它的一個周期從00H一直計數(shù)到FFH，再從FFH自減到00H 它自加減了256*2次，自加減一次的時間就是10US，所以三角波的周期是256*2*10=5120US。（square）依次點擊File new后彈出指定工程名的對話框,選擇Text Editor file這項，確定點OK。出現(xiàn)一個文本輸入框，點擊保存按鈕，在File ,建立一個了設計方波的VHDL文檔，使文件保存在Wave Generator文件夾里。在文本輸入窗中輸入方波的程序。選擇“101”的值,按仿真按鈕可以直接進行仿真,提示信息提示你仿真成功之后,可以看到如下的仿真波形, 如圖8是方波形仿真結(jié)果:圖8 方波仿真圖可以從圖8中觀察得到OUT 是用十六進制的數(shù)來表示的,它的值經(jīng)過128個時鐘脈沖秒跳變一次,形成輸出方波,也就是從00經(jīng)過128個時鐘脈沖后變?yōu)镕F,從而實現(xiàn)了0…1…0…1 的值變化,OUT ,各器件開始工作,輸出隨CLK的相應的上升延的到來而改變相應的值,與程序設置的方波的要求是一致的,使得DAC0832進行轉(zhuǎn)換。這也達到了設計的要求.CLK的輸入時鐘T=10US ，可以用計算方波的周期。它的一個周期持續(xù)了256個時鐘周期，所以方波的周期是256*10=2560US。（ch3a1）依次點擊File new后彈出指定工程名的對話框,選擇Text Editor file這項，確定點OK。出現(xiàn)一個文本輸入框，點擊保存按鈕，在File ,建立一個了設計波性選擇的VHDL文檔，使文件保存在Wave Generator文件夾里。在文本輸入窗中輸入波性選擇模塊的程序，然后對該程序進行編譯與仿真，波形選擇模塊是對所需要的波形進行選擇。 頂層設計這一步是把各個元件連接起來, 在MAX+PLUSⅡ里面提供多種選擇。比如可以用VHDL語言里面自帶的元件例化語句，把各元件端口通過用VHDL的描述，系統(tǒng)按你的描述自動你連接。當然大家知道開發(fā)復雜的程序要花大量的心血，而且不小心容易出錯。所以MAX+PLUSⅡ提供一個VHDL與原理圖混合設計方式的平臺，方法是使用VHDL語言描述底層模塊，把VHDL描述的功能模塊轉(zhuǎn)換成對應的元件符號存在元件庫中，再就用原理圖設計方法設計頂層原理呼文件，在很多且復雜的設計中采用的是兩者的結(jié)合，這樣就可以減輕設計的工作量。在Wave Generator的文件夾中新建一個名為TOP的文件夾，用于存放頂層文件。利用上面的方法進入原理圖設計系統(tǒng),步驟如下: FILE→NEW→DEVICE DESIGN .原理圖輸入窗口左邊有一豎工具欄,點擊SYMBOL TOOL的快捷鍵進入元件庫,在LIBRARIES:+PLUSⅡ自帶的庫文件夾,異或,與非等門,也有輸入輸出端口,也有預定義的功能模塊。如果你編譯后執(zhí)行了產(chǎn)生實體的步驟，就會在這里增加一個PROJECT文件夾，它下面的就是你設計的工程對應的元件符號，供你任意調(diào)用。如果要調(diào)用以前的設計，可能它不會在LIBRARIES：中顯示出來，這時就要用NAME的對話框中調(diào)出所需的文件。, 把在END文件夾中的設計文件調(diào)出到編輯窗口,而單一個的就用導線,、保存、編譯,通過之后就算結(jié)束我們軟件方面的設計了.4 波形發(fā)生器的調(diào)試與運行 波形發(fā)生器的調(diào)試經(jīng)MAX+PLUSⅡ編譯后,能產(chǎn)生所要的最終文件,可以下載到FPGA里面,實現(xiàn)你的功能。如果你只是想驗證一下設計是否成功,可通過核心板的JTAG口把芯片的配置信息后下載到FPGA芯片內(nèi),掉電后配置信息丟失。如果要下載到非易失FLASH配置芯片(掉電后配置信息不丟失)里去,則將通過核心板上的EPCS1的下載口,把文件下載到配置芯片中。要下載到這些文件到芯片中實現(xiàn)功能前,還可以用MAX+PLUSⅡ自帶的仿真軟件,進行波形的仿真。整個設計的預期值與仿真得到的結(jié)果相同,也即是通過了在軟件上的仿真。下一步要做的就是把設計下載到器件中去,驗證硬件與軟件的結(jié)合是否與預期值相一致。上面講述到的仿真是設計參與了編譯后,由軟件自動分配了芯片的輸入與輸出引腳,進之去仿真,得出相應的仿真結(jié)果。但它的分配的引腳有時并不能滿足我們的設計要求,所以MAX+PLUSⅡ提供了一個管腳分配的功能。為芯片分配管腳可以用MAX+PLUSⅡ軟件里的TCL文件進行配置, 也可以用“ASSIGNMENTS→PINS”菜單,用菜單命令直觀且簡單。在菜單命令中運行“ASSIGNMENTS→PINS”打開管腳分配的窗口，分配我們所用到的引腳:CLK分配到芯片的28腳； RESET分配到芯片的124腳；SEL分配到芯片的122腳； OUT[0]分配到芯片的160腳；OUT[1]分配到芯片的161腳； OUT[2]分配到芯片的162腳；OUT[3]分配到芯片的163腳； OUT[4]分配到芯片的164腳；OUT[5]分配到芯片的165腳； OUT[6]分配到芯片的166腳；OUT[7]分配到芯片的167腳； CS分配到芯片的168腳；WR分配到芯片的169腳。分配完成了就之后,把分配管腳的資料保存,然后進入原理圖編輯的窗口,再按編譯的按鈕,再次編譯的目的是看管腳分配是否與合理。如果合理即會通過,如果不合理系統(tǒng)就會提示出錯,那就需要你再次的分配。分配完成后我們可以查各端口分配管腳的情況,在原理圖窗口下菜單命令VIEW→SHOW PIN AND LOCATION ASSIGNMENTS 它會在端口顯示各管腳分配的情況。一、下載設置上面建工程時已選定了芯片型號，在這里就不用再做了。如果第一次使用下載線下載配置文件到FPGA,則需要在MAX+PLUSⅡ軟件設置下載線的型號等信息。先將BYTEBLASTERⅡ 下載線接到PC機的并口,執(zhí)行菜單TOOLS—PROGRAMMER 打開下載界面,在HARDWARE SETUP可以看到 NO HARDARE,表示還沒有設置下載線,點擊 HARDWARE SETUP,彈出“HARDWARE SETUP”對話框,點擊對話框中的“ADD HAEDWARE”,彈出“ADD HAEDWARE”對話框，點OK返回HARDWARE SETUP對話框,從“CURRENTLY SELECTED HARDWARE:”點擊返回下載界面,可看到下載線已經(jīng)被添加。二、將下載線一頭與PC 連接,另一頭插入到JTAG口或EPCS1的下載口。FPGA 核心板接上+5V電源。三、如果只是想調(diào)試一下設計是否成功,可以通過JTAG口把芯片的配置信息下載到FPGA芯片內(nèi),掉電后配置信息會丟失。此時下載界面的“MODE:”下拉列表應選擇“JTAG”,并選擇工程中。SOF為后綴的文件夾進行下載。一切準備好了后就按STARD按鈕就可以下載文件了。下載成功后，設計也就成功了。結(jié)論應用EDA技術(shù)用FPGA完成波形發(fā)生器,通過選擇波形的按鈕,實現(xiàn)四種波形的互相轉(zhuǎn)換。利用示波器可以驗證波形