【文章內(nèi)容簡介】 進一步的確立，計算機輔助工程、輔助分析和輔助設計在電子技術(shù)領(lǐng)域獲得了更加廣泛的應用，與此同時電子技術(shù)在通信、計算機及家電產(chǎn)品生產(chǎn)中的市場需求和技術(shù)需求，極大地推動了全新的電子設計自動化技術(shù)的應用和發(fā)展。特別是集成電路設計工藝步入了超深亞微米階段，百萬門以上的大規(guī)模可編程邏輯器件的陸續(xù)面世，以及基于計算機技術(shù)的面向用戶的低成本大規(guī)模 ASIC 技術(shù)的應用，促進了 EDA 技術(shù)的形成。更為重要的是各 EDA 公司致力于推出兼容各種硬件實現(xiàn)方案和支持標準硬件描述語言的 EDA 工具軟件的研究，都有效地將 EDA 技術(shù)推向成熟。 EDA技術(shù)在進入 21世紀后，得到了更大的發(fā)展，突出表現(xiàn)在以下幾個方面： （ 1）使電子設計成果以自主知識產(chǎn)權(quán)的方式得以明確表達和確認成為可能； （ 2）在仿真和設計兩方面支持標準硬件描述語言的功能強大的 EDA軟件不斷推出； （ 3）電子技術(shù)全方位納入 EDA領(lǐng)域； （ 4） EDA使得電子領(lǐng)域各學科的界限更加模糊，更加互為包容； （ 5）更大規(guī)模的 FPGA和 CPLD器件的不斷推出； （ 6）基于 EDA工具的 ASIC設計標準單元已涵蓋大規(guī)模電子系統(tǒng)及 IP核模塊； （ 7）軟 硬件 IP核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、技術(shù)領(lǐng)域和設計應用領(lǐng)域得到進一步確認； （ 8） SoC高效低成本設計技術(shù)的成熟。 硬件描述語言 VHDL VHDL簡介 甚高速 集成 電路 硬件 描述 語言 （ VeryHighSpeed Integrated Circuit Hardware Description Language， VHDL）于 1983年有美國國防部（ DOD）發(fā)起創(chuàng)建，由 IEEE（ The Institute of Electrical and Electronics Engineers） 進一步發(fā)展并在 1987年作為“ IEEE 標準 1076”發(fā)布 [8]。從此， VHDL成為硬件描述語言的業(yè)界標準之一。自 IEEE公布了 VHDL的標準版本之后，各 EDA公司相繼推出了自己的 VHDL 設計環(huán)境，或宣布自己的設計工具支持 VHDL。此后 VHDL在電子設計領(lǐng)域得到了廣泛應用，并逐步取代了原有的非標準硬件描述語言。 1993年， IEEE對 VHDL進行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴展 VHDL的內(nèi)容，公布了新版本的 VHDL，即 IEEE標準的10761993版本，（簡稱 93版）?，F(xiàn)在， VHDL和 Verilog作為 IEEE的工業(yè)標準硬件描述語言，又得到眾多 EDA公司的支持，在電子工程領(lǐng)域，已成為事實上的通用硬件描述語言。有專家認為，在新的世紀中， VHDL語言將承擔起大部分的數(shù)字系統(tǒng)設計任務。 除了作為電子系統(tǒng)設計的主選硬件描述語言外， VHDL在 EDA領(lǐng)域的仿真測試、程序模塊的移植、ASIC設計源程序的交付、 IP核（ Intelligence Property core）的應用方面擔任著不可或缺的角色，因此不可避免地將成為了必要的設計開發(fā)工具。 VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。 除了含有許多具有硬件特征的語句外， VHDL的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。VHDL的程序結(jié)構(gòu)特點是將一項工程設計，或稱設計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可 視 部分 ,及端口 )和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分。在對一個設計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設計就可以直接調(diào)用這個實體。這種將設計實體分成內(nèi)外部分的概念是 VHDL系統(tǒng)設計的基本點。 VHDL的主要優(yōu)點 （ 1）覆蓋面廣，有強大的系統(tǒng)硬件 描述能力 VHDL可以覆蓋行為描述、 RTL (寄存器傳輸 )級描述、門描述、電路描述和物理參數(shù)描述（包括延時、功耗、頻率、幾何尺寸等）。 VHDL還具有豐富的數(shù)據(jù)類型．即可以支持預定義的數(shù)據(jù)類型，也可以自己定義數(shù)據(jù)類型。這樣便給硬件描述帶來了較大的自由度，使設計人員能夠方便地使用 VHDL創(chuàng)建高層次的系統(tǒng)模型。 （ 2）可讀性好、易于修改 在硬件電路設計過程中，主要的設計文件是用 VHDL編寫的源代碼，因為 VHDL易讀和結(jié)構(gòu)模塊化，所以易于修改設計。 （ 3）獨立于器件的設計，與工藝無關(guān) 用 VHDL進行硬件電路設計時， 并不需要首先考慮選擇完成設計的器件，也就是說，VHDL并沒有嵌入具體的技術(shù)和工藝約定，設計人員可以集中精力進行設計的優(yōu)化，不需要考慮其他問題。當一個設計描述完成以后，可以用多種不同的器件結(jié)構(gòu)來實現(xiàn)其功能。 （ 4）易于移植和設計資源共享 由于 VHDL是一種國際標準化的硬件描述語言，對于同一個設計描述，它可以移植到符合相同標準的任意系統(tǒng)或平臺上運行。 對于一些較大的通用性硬件電路，目前已經(jīng)有專門的 IP核出售，因此，能實現(xiàn)設計資源的有償使用，可大大縮短設計周期，加快設計產(chǎn)品的上市速度。 現(xiàn)場可編程邏輯（ FPGA）器件 引言 FPGA（現(xiàn)場可編程門陣列）與 CPLD（復雜可編程邏輯器件）都是可編程邏輯器件 [11]，它們是在 PAL、 GAL等邏輯器件的基礎之上發(fā)展起來的。但 FPGA/CPLD的規(guī)模較大，非常適合于對時序、組合等邏輯電路應用場合，它可以替代幾十甚至上百塊通用 IC芯片。應用 FPGA/CPLD可以做成一個系統(tǒng)級芯片，它具有可編程性和實現(xiàn)方案容易修改的特點。 現(xiàn)在， CPLD/FPGA等可編程器件已應用在不同的高科技領(lǐng)域，如數(shù)字電路設計、微處理系統(tǒng)、 DSP、通信及 ASIC設計等。由于芯 片內(nèi)部硬件連接關(guān)系的描述的存放，是以EEPROM、 SRAM或 FLASH或外接 EPROM為基礎的，設計用戶可在可編程門陣列芯片及外圍電路保持不動的情況下，通過計算機重新下載或配置設計軟件，就能實現(xiàn)一種新的芯片功能。于是 FPGA/CPLD可編程器件，正得到越來越多的電子設計者的青睞。 FPGA的組成及其應用特點 FPGA 的組成：現(xiàn)場可編程門陣列（ FPGA）是在 PAL和 GAL 等邏輯器件的基礎之上發(fā)展起來的、可由用戶自行定義配置的高密度專用集成電路，結(jié)構(gòu)上主要由三部分組成：可編程邏輯塊（ CLBConfigurable Logic Block）、輸入 \輸出單元（ IOBI\O Block）和可編程連線（ IRInterconnect Resoutce）。 高速和高可靠是 FPGA 最明顯的特點，當今的該類可編程器件，其最高工作頻率可達百兆級，其時鐘延遲可達納秒級 ,結(jié)合其并行工作方式，在超高速應用領(lǐng)域和實時測控方面有非常廣闊的應用前景。相比應用單片機的設計系統(tǒng)來說，可以較好地解決諸如 MCU的復位不可靠和 PC 可能跑飛等問題。 CPLD 和 FPGA 的高可靠性還表現(xiàn)在，可形成片上系統(tǒng)，從而大大 縮小了體積，易于管理和屏蔽。 由于 FPGA 的集成規(guī)模非常大，因此可借助 HDL 硬件描述語言開發(fā)出系統(tǒng)級芯片和產(chǎn)品。又由于開發(fā)工具的通用性、設計語言的標準化以及設計過程幾乎與所用器件的硬件結(jié)構(gòu)沒有關(guān)系，所以設計成功的各類邏輯功能塊軟件有很好的兼容性和可移植性，它幾乎可用于任何型號和規(guī)模的 FPGA 中，從而使得產(chǎn)品設計效率大幅度提高。 FPGA 顯著的優(yōu)勢是開發(fā)周期短，投資風險小、產(chǎn)品上市速度快，市場適應能力強和硬件升級回旋余地大。一旦市場對所設計的產(chǎn)品需求量大，則可進行流片設計，形成價格更低廉的 AISC產(chǎn)品。 FPGA 芯片都是比較特殊的 ASIC 芯片，除了具有 SAIC 的特點之外，還具有以下幾個優(yōu)點： （ 1）集成度越來越高：隨著超大規(guī)模集成電路 VLSI（ Very Large Scale IC）工藝的不斷提高，單一芯片內(nèi)部可以容納上百萬個晶閘管。 FPGA 芯片的規(guī)模也越來越大，其單片邏輯門數(shù)已達到上百萬門，所能實現(xiàn)的功能越來越強，同時還可以實現(xiàn)系統(tǒng)集成。 （ 2）嵌入式存貯技術(shù)：在 CPLD/FPGA 內(nèi)部嵌入一定數(shù)量的存貯器。存貯器的類型有雙口 SRAM、 ROM、 FIFO，可用于存貯信號處理的系統(tǒng)，中間結(jié)果等。這對設計電子系統(tǒng)的 智能化功能提供了技術(shù)支持。 （ 3）時鐘鎖定和倍頻技術(shù)：解決了時鐘脈沖延遲和偏斜問題，并使 PLD 內(nèi)部時鐘更高。單個 16 bit 乘法器的速度可達 100 MHZ 以上，這正是寬帶高速實時信號的需要。CPLD/FPGA 的時鐘延遲可達納秒級，結(jié)合其并行工作方式，在超高速應用領(lǐng)域和實時測控方面有非常廣闊的應用前景。 （ 4）系統(tǒng)保密性能增強：隨著 IP（知識產(chǎn)權(quán)）越來越被高度重視，帶有 IP 內(nèi)核的功能塊在 ASIC 設計平臺上的應用日益廣泛。越來越多的設計人員，采用設計重用，將系統(tǒng)設計模塊化，為設計帶來了快捷和方便。并可以使每個 設計人員充分利用軟件。 （ 5）開發(fā)周期短：用戶可以反復的編程、擦除、使用，或者在外圍電路不動的情況下，用不同的軟件就可以實現(xiàn)不同的功能。因此，用 FPGA 試制樣片，能以最快的速度占領(lǐng)市場。 FPGA 軟件包中有各種輸入工具、仿真工具、版圖設計工具及編程器等全線產(chǎn)品，使電路的、設計人員在很短的時間內(nèi)就可完成電路的輸入、編譯、優(yōu)化、仿真，直至最后芯片的制作。當電路有少量改動時，更能顯示出 FPGA 的優(yōu)勢。電路設計人員使用 FPGA 進行電路設計時，不需要有專門的 IC（集成電路）深層次的知識。 FPGA 軟件易學易用，可以使設計 人員集中精力進行電路設計，快速將產(chǎn)品推向市場。 Altera的 FLEX10 K器件 Altera公司作為目前世界上最大的可編程邏輯器件供應商之一，其產(chǎn)品主要有FLEX10K, FLEX8000, FLEX6000, MAX9000, MAX7000, MAX5000以及 Classic等七大系列，而 FLEX10K系列是 ALTERA 1995年推出的一個新的產(chǎn)品系列，因其規(guī)模大且價格便宜，倍受人們關(guān)注， Altera的 FLEX10K器件是工業(yè)界第一個嵌入式可編程器件，基于可重構(gòu)的CMOS SRAM單元，這種靈活邏輯單元陣 (Flexible Logic Element Matrix)具有一般門陣列的所有優(yōu)點。 FLEX1OK系列器件規(guī)模從 1萬門到 25萬門，它無論在密度或者速度上都可以將一定規(guī)模的子系統(tǒng)集成到一個芯片上，采用快速可預測連線延時的連續(xù)式布線結(jié)構(gòu)，在某種意義上說，是一種將 EPLD和 FPGA優(yōu)點結(jié)合于一體的新型器件。 FLEX10K系列器件在結(jié)構(gòu)上大同小異，它們都包含有四大部分：輸入輸出單元 IOE、邏輯陣列塊 (LAB)、嵌入陣列塊 EAB及行、快速通道 (FastTrack)互連。 輸入輸出單元 (IOE) 每個 IOE包含一個雙向 I/O緩沖器和一個輸入輸出寄存器，可被用作輸入輸出或雙向引腳。 IOE中的輸出緩沖器有可調(diào)的輸出擺率，可根據(jù)需要配置成低噪音或高速度模式。此外每個引腳還可指定為集電極開路輸出。 IOE中的時鐘、清除、時鐘使能和輸出使能由稱作周邊控制總線的 I/O控制信號網(wǎng)絡提供。周邊控制總線提供多達 12個周邊控制信號并用高速驅(qū)動器使穿越器件的信號偏移最小化。這些信號是可配置的，能提供最多 8個輸出使能信號， 6個時鐘使能信號， 2個時鐘信號和 2個清零信號。每個周邊控制信號可被一專用輸入腳驅(qū)動，或被特 定行中每個 LAB的第一個 LE驅(qū)動。 邏輯陣列塊 (LAB) FLEX10K的邏輯陣列塊由 8個邏輯單元 (LE)、與 LE相連的進位鏈和級聯(lián)鏈、 LAB控制信號和 LAB局部互連組成。 FLEX10K的 LAB在結(jié)構(gòu)上與 FLEX8000大致相同，不同之處主要體現(xiàn)在輸出到快速通道 的互連上，此外構(gòu)成 LAB的邏輯單元內(nèi)部結(jié)構(gòu)也有所改進。每個 LE包含一個 4輸入查找表(LUT)，一個具有使能、預置和清零輸入端的可編程寄存器，一個進位鏈和一個級聯(lián)鏈。每個 LE有兩個輸出，輸出可驅(qū)動局部互連和快速通道互連。 查找表是一種函數(shù)發(fā)生器， 能快速計算 M個輸入變量的任意函數(shù)。查找表的物理結(jié)構(gòu)是靜態(tài)存儲器 (SRAM)。 M個輸入項的邏輯函數(shù)可以由一個 2M位容量的 SRAM實現(xiàn)，函數(shù)值存放在 SRAM中， SRAM的地址起輸入線的作用，地址即輸入變量值， SRAM的輸出為邏輯函數(shù)值，由連線開關(guān)實現(xiàn)與其它功能塊的連接。 查找表結(jié)構(gòu)的函數(shù)功能非常強。 M個輸入的查找表可以實現(xiàn)任意一個 M個輸入項的組合邏輯函數(shù)，這樣的函數(shù)有 2M個。用查找表實現(xiàn)邏輯函數(shù)時，把對應函數(shù)的真值表預先存放在 SRAM中，即可實現(xiàn)相應的函數(shù)運算。 FLEX10K LAB中的 LUT是一個 4輸入查找表 ，能快速實現(xiàn) 4輸入變量的任意函數(shù)。 FLEX10K的 LE中的可編程觸發(fā)器可設置成 D， T ， JK或 RS觸發(fā)器。該觸發(fā)器的時鐘(Clock)、清除 (Clear)和置位 (Preset)控制信號可由專用輸入引腳、通用 I/O引腳或任何內(nèi)部邏輯驅(qū)動。對于純組合邏輯，可旁路 LE中的觸發(fā)器，將 LUT的輸出直接連到 LE的輸出端。 輸入陣列塊 EAB 嵌入式陣列快是一種輸入輸出端帶有寄存器的靈活的 RAM，當實現(xiàn)存儲器功能時，每個 EAB提供 2048位，可用來構(gòu)成 RAM， ROM， FIFO或雙端口 RAM。每個 EAB單獨使用時，可配 置成以下幾種尺寸之一： 2568 、 5124 、 10242 或 20481 。組