【文章內(nèi)容簡(jiǎn)介】 A功能時(shí)，只需換一片 EPROM即可。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此， FPGA的使用非常靈活。 FPGA有多種配置模式：并行主模式為一片 FPGA加一片 EPROM的方式；主從模式可以支持一片 PROM編程多片 FPGA；串行模式可以采用串行 PROM編程 FPGA；外設(shè)模式可以將 FPGA作為微處理器的外設(shè)，由微處理器對(duì)其編程。 3 設(shè)計(jì)軟件與 語(yǔ)言 涉及到的軟件及設(shè)計(jì)語(yǔ)言 本課題用到的軟件有： QuartursⅡ、 Matlab 主要設(shè)計(jì)語(yǔ)言為： VHDL QuartursⅡ簡(jiǎn)介 Altera 公司在推出各種系列的可編程邏輯器件的同時(shí)，也在不斷地升級(jí)其相應(yīng)的開(kāi)發(fā)軟件。 Quartus Ⅱ就是 Altera 公司推出的最新一代的可編程邏輯器件開(kāi)發(fā)系統(tǒng)， Quartus Ⅱ支持對(duì) Altera 公司的 APEX、 FLEX、 Cyclone、 Mercury、Excalibur、 Stratix 和 Stratix GX 系列器件進(jìn)行開(kāi)發(fā)和配置。 Quartus Ⅱ 還支持多平臺(tái)工作， Quartus Ⅱ即可以工作于“ PC + Microsoft Windows 操作系統(tǒng)”或“ PC + Red Hat Linux 操作系統(tǒng)”上，還可以在其他多種工作平臺(tái)上運(yùn)行。在 Quartus Ⅱ集成開(kāi)發(fā)環(huán)境中進(jìn)行可編程 ASIC 設(shè)計(jì)的基本流程如圖 示，主要包括設(shè)計(jì)輸入、設(shè)計(jì)編譯、設(shè)計(jì)校驗(yàn) (時(shí)序分析、仿真 )和器件編程四個(gè)部分。 我們?cè)?Quartus Ⅱ 下，采用 VHDL 進(jìn)行各模塊的設(shè)計(jì)。最后通過(guò)頂層文件來(lái)完成總體設(shè)計(jì)。 Matlab 簡(jiǎn)介 MATLAB軟件是由美國(guó) MathworkS公司推出的用于數(shù)值計(jì)算和圖形處理的科學(xué)計(jì)算系統(tǒng)環(huán)境。 MATLAB是英文以 Trix LABoratory(矩陣實(shí)驗(yàn)室 )的縮寫(xiě)。它的第1版 (DOS版本 )發(fā)行于 1984年，經(jīng)過(guò) 10余年的不斷改進(jìn)，現(xiàn)今己推出它的windows98/NT版本 ( )。新的版本集中了日常數(shù)學(xué)處理中的各種功能，包括高效的數(shù)值計(jì)算、矩陣運(yùn)算、信號(hào)處理和圖形生成等功能。在 MATLAB環(huán)境下，用戶(hù)可以集成地進(jìn)行程序設(shè)計(jì)、數(shù)值計(jì)算、圖形繪制、輸入輸出、文件管理等各項(xiàng)操作。 MATLAB的語(yǔ)言特點(diǎn)： 1： 語(yǔ)言簡(jiǎn) 潔緊湊，使用方便靈活，庫(kù)函數(shù)極其豐富。 MATLAB程序書(shū)寫(xiě)形式自由，利用起豐富的庫(kù)函數(shù)避開(kāi)繁雜的子程序編程任務(wù)，壓縮了一切不必要的編程工作。由于庫(kù)函數(shù)都由本領(lǐng)域的專(zhuān)家編寫(xiě)，用戶(hù)不必?fù)?dān)心函數(shù)的可靠性?？梢哉f(shuō)，用 MATLAB進(jìn)行科技開(kāi)發(fā)是站在專(zhuān)家的肩膀上。 具有 FORTRAN和 C等高級(jí)語(yǔ)言知識(shí)的讀者可能已經(jīng)注意到，如果用 FORTRAN或 C語(yǔ)言去編寫(xiě)程序，尤其當(dāng)涉及矩陣運(yùn)算和畫(huà)圖時(shí)，編程會(huì)很麻煩。例如，如果用戶(hù)想求解一個(gè)線(xiàn)性代數(shù)方程，就得編寫(xiě)一個(gè)程序塊讀入數(shù)據(jù)，然后再使用一種求解線(xiàn)性方程的算法（例如追趕法） 編寫(xiě)一個(gè)程序塊來(lái)求解方程，最后再輸出計(jì)算結(jié)果。在求解過(guò)程中，最麻煩的要算第二部分。解線(xiàn)性方程的麻煩在于要對(duì)矩陣的元素作循環(huán)，選擇穩(wěn)定的算法以及代碼的調(diào)試動(dòng)不容易。即使有部分源代碼，用戶(hù)也會(huì)感到麻煩，且不能保證運(yùn)算的穩(wěn)定性。解線(xiàn)性方程的程序用 FORTRAN和 C這樣的高級(jí)語(yǔ)言編寫(xiě)，至少需要四百多行，調(diào)試這種幾百行的計(jì)算程序可以說(shuō)很困難。 2： 運(yùn)算符豐富。由于 MATLAB是用 C語(yǔ)言編寫(xiě)的， MATLAB提供了和 C語(yǔ)言幾乎一樣多的運(yùn)算符，靈活使用 MATLAB的運(yùn)算符將使程序變得極為簡(jiǎn)短。 3： MATLAB既具 有結(jié)構(gòu)化的控制語(yǔ)句（如 for循環(huán)， while循環(huán)， break語(yǔ)句和if語(yǔ)句），又有面向?qū)ο缶幊痰奶匦浴? 4： 程序限制不嚴(yán)格，程序設(shè)計(jì)自由度大。例如，在 MATLAB里，用戶(hù)無(wú)需對(duì)矩陣預(yù)定義就可使用。 5： 程序的可移植性很好，基本上不做修改就可以在各種型號(hào)的計(jì)算機(jī)和操作系統(tǒng)上運(yùn)行。 6： MATLAB的圖形功能強(qiáng)大。在 FORTRAN和 C語(yǔ)言里，繪圖都很不容易，但在MATLAB里，數(shù)據(jù)的可視化非常簡(jiǎn)單。 MATLAB還具有較強(qiáng)的編輯圖形界面的能力。 7： MATLAB的缺點(diǎn)是，它和其他高 級(jí)程序相比，程序的執(zhí)行速度較慢。由于MATLAB的程序不用編譯等預(yù)處理，也不生成可執(zhí)行文件，程序?yàn)榻忉寛?zhí)行，所以速度較慢。 8： 功能強(qiáng)大的工具箱是 MATLAB的另一特色。 MATLAB包含兩個(gè)部分：核心部分和各種可選的工具箱。核心部分中有數(shù)百個(gè)核心內(nèi)部函數(shù)。其工具箱又分為兩類(lèi)：功能性工具箱和學(xué)科性工具箱。功能性工具箱主要用來(lái)擴(kuò)充其符號(hào)計(jì)算功能，圖示建模仿真功能，文字處理功能以及與硬件實(shí)時(shí)交互功能。功能性工具箱用于多種學(xué)科。而學(xué)科性工具箱是專(zhuān)業(yè)性比較強(qiáng)的，如 control,toolbox,signl proceessing toolbox,mumnication toolbox等。這些工具箱都是由該領(lǐng)域內(nèi)學(xué)術(shù)水平很高的專(zhuān)家編寫(xiě)的，所以用戶(hù)無(wú)需編寫(xiě)自己學(xué)科范圍內(nèi)的基礎(chǔ)程序，而直接進(jìn)行高，精，尖的研究。 9： 源程序的開(kāi)放性。開(kāi)放性也許是 MATLAB最受人們歡迎的特點(diǎn)。除內(nèi)部函數(shù)以外，所有 MATLAB的核心文件和工具箱文件都是可讀可改的源文件，用戶(hù)可通過(guò)對(duì)源文件的修改以及加入自己的文件構(gòu)成新的工具箱。 我們?cè)O(shè)計(jì)中主要應(yīng)用 MATLAB來(lái)生成 ROM器件中的 *.mif表 VHDL 簡(jiǎn)介 VHDL 的 英文全名是 VeryHighSpeed Integrated Circuit Hardware Description Language,誕生于 1982 年。 1987 年底， VHDL 被 IEEE 和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言 。自 IEEE 公布了 VHDL 的標(biāo)準(zhǔn)版本， IEEE1076（簡(jiǎn)稱(chēng)87版 )之后，各 EDA 公司相繼推出了自己的 VHDL 設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和 VHDL 接口。此后 VHDL 在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語(yǔ)言。 1993 年， IEEE 對(duì) VHDL 進(jìn)行了修訂 ，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展 VHDL 的內(nèi)容，公布了新版本的 VHDL，即 IEEE標(biāo)準(zhǔn)的 10761993 版本，（簡(jiǎn)稱(chēng) 93版）?，F(xiàn)在， VHDL 和 Verilog 作為 IEEE 的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，又得到眾多 EDA 公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語(yǔ)言。有專(zhuān)家認(rèn)為，在新的世紀(jì)中， VHDL 于 Verilog 語(yǔ)言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語(yǔ)句外， VHDL 的語(yǔ)言形式和描述風(fēng)格與句法是十分類(lèi)似于一般的計(jì)算機(jī)高 級(jí)語(yǔ)言。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱(chēng)設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱(chēng)可是部分 ,及端口 )和內(nèi)部（或稱(chēng)不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開(kāi)發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計(jì)的基本點(diǎn)。應(yīng)用 VHDL 進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)是多方面的。 （ 1） ： 與其他的硬件描述語(yǔ)言相比， VHDL 具有 更強(qiáng)的行為描述能力，從而決定 他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語(yǔ)言。強(qiáng)大的行為 描述能力是避開(kāi)具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。 （ 2） ： VHDL 豐富的仿真語(yǔ)句和庫(kù)函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬。 （ 3） ： VHDL 語(yǔ)句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。符合市場(chǎng)需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個(gè)代發(fā)組共同并行工作才能實(shí)現(xiàn)。 （ 4） ： 對(duì)于用 VHDL 完成的一個(gè)確定的設(shè)計(jì)，可以利用 EDA工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)的把 VHDL 描述設(shè)計(jì)轉(zhuǎn)變成門(mén)級(jí)網(wǎng) 表。 （ 5） ： VHDL 對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。 此設(shè)計(jì)中， DDS 各模塊的設(shè)計(jì)全是用 VHDL 語(yǔ)言來(lái)編寫(xiě)的，他是及其重要的硬件描述語(yǔ)言，對(duì)本設(shè)計(jì)起了重要的作用。 4 課題的設(shè)計(jì)與仿真 設(shè)計(jì)方案的選擇 實(shí)現(xiàn) DDS 的三種技術(shù)方案 ： 一 、 采用高性能 DDS單片電路的解決方案 隨著微電子技術(shù)的飛速發(fā)展，目前高超 性能優(yōu)良的 DDS產(chǎn)品不斷推出，主要有 Qualm、 AD、 Sciteg和 Stanford等公司單片電路（ monolithic）。 Qualm公司推出了 DDS系列 Q22 Q22 Q233 Q22 Q2368，其中 Q2368的時(shí)鐘頻率為 130MHz，分辨率為 ，雜散控制為 76dBc，變頻時(shí)間為 。 美國(guó) AD公司也相繼推出了他們的 DDS系列： AD9850、 AD985可以實(shí)現(xiàn)線(xiàn)性調(diào)頻的 AD985兩路正交輸出的 AD9854以及以 DDS為 核心的 QPSK調(diào)制器 AD985數(shù)字上變頻器AD9856和 DDS系列產(chǎn)品以其較高的性能價(jià)格比，目前取得了極為廣泛的應(yīng)用。 AD公司的常用 DDS芯片選用列表見(jiàn)表 AD9850芯片作一簡(jiǎn)單介紹。 型 號(hào) 最大工作 (MHz) 工作電壓 （ V） 最大功耗 （ mw) 備 注 AD9832 25 ，串行輸入，內(nèi)置 D/A轉(zhuǎn)換器。 AD9831 25 ，經(jīng)濟(jì)，內(nèi)置 D/A 轉(zhuǎn)換器。 AD9833 25 ～ 20 10個(gè)管腳的 uSOIC 封裝。 AD9834 50 ～ 25 20個(gè)管腳的 TSSOP 封裝并內(nèi)置比較器。 AD9835 50 5 200 經(jīng)濟(jì)，小型封裝，串行輸入，內(nèi)置 D/A 轉(zhuǎn)換器。 AD9830 50 5 300 經(jīng)濟(jì)，并行輸入，內(nèi)置 D/A 轉(zhuǎn)換器。 AD9850 125 。 AD9853 165 。 AD9851 180 3/、 D/A 轉(zhuǎn)換器和時(shí)鐘 6倍頻器。 AD9852 300 1200 內(nèi)置 12位的 D/A轉(zhuǎn)換器、高速比較器、線(xiàn)性調(diào)頻和可編程參考時(shí)鐘倍頻器。 AD9854 300 1200 內(nèi)置 12位兩路正交 D/A 轉(zhuǎn)換器、高速比較器和可編程參考時(shí)鐘倍頻器。 AD9858 1000 2020 內(nèi)置 10位的 D/A轉(zhuǎn)換器、 150MHz相頻檢測(cè)器、充電汞和 2GHz 混頻器。 表 AD 公司的常用 DDS 芯片選用列表 AD9850是 AD公司采用先進(jìn)的 DDS技術(shù) 1996年推出的高集成度 DDS頻率合成器，它內(nèi)部包括可編程 DDS系統(tǒng)、 高性能 DAC及高速比較器，能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成器和時(shí)鐘發(fā)生器。接上精密時(shí)鐘源， AD9850可產(chǎn)生一個(gè)頻譜純凈、頻率和相位都可編程控制的模擬正弦波輸出。此正弦波可直接用作頻率信號(hào)源或轉(zhuǎn)換成方波用作時(shí)鐘輸出。 AD9850接口控制簡(jiǎn)單，可以用 8位并行口或串行口經(jīng)、相位等控制數(shù)據(jù)。 32位頻率控制字，在 125MHz時(shí)鐘下，輸出頻率分產(chǎn)率達(dá) 。先進(jìn)的 CMOS工藝使 AD9850不僅性能指標(biāo)一流，而且功耗少，在 ，功耗僅為 155mW。擴(kuò)展工業(yè)級(jí)溫度范圍為 40～ +85攝氏度，其封裝是 28引 腳的 SSOP表面封裝。 AD9850采用 32位相位累加器，截?cái)喑?14位，輸入正弦查詢(xún)表，查詢(xún)表輸出截?cái)喑?10位，輸入到 DAC。 DAC輸出兩個(gè)互補(bǔ)的模擬電流，接到濾波器上。調(diào)節(jié) DAC滿(mǎn)量程輸出電流，需外接一個(gè)電阻 Rset，其調(diào)節(jié)關(guān)系是 Iset=32（ ），滿(mǎn)量程電流為 10～ 20mA。 二、 采用低頻正弦波 DDS單片電路的解決方案 Micro Linear公司的電源管理事業(yè)部推出低頻正弦波 DDS