基于eda技術(shù)的出租車計費器設(shè)計(編輯修改稿)
2024-12-16 16:03 本頁面
【文章內(nèi)容簡介】 0 米送出一個脈沖，并將計數(shù)值送譯碼動態(tài)掃描模塊進行顯示。預(yù)置參數(shù)采用非壓縮 BCD碼，所以在計數(shù)器設(shè)計時必須將二進制 1010至 1111六個狀態(tài)跳過去。在 VHDL 程序中，用 IF 語句來實現(xiàn)。 if km(3 down 0)= “ 1001” then km :=km+ “ 0111” : 第 6 頁（共 13 頁） else km=kin+1。 end if。 計程模塊 計程模塊也帶有 “ 開始 ” ／ “ 清零 ” 端。參數(shù)預(yù)置同樣使用With_Select 語句。 “ 起步里程 ” 和 “ 開關(guān)設(shè)置 ” 對應(yīng)關(guān)系如表 2 所示。計程模塊 (以下簡稱 MILE)封裝見圖 4。 表 2 起步里程設(shè)置 起步里程（ km） DIP 開關(guān)（ 三 位） 000 001 010 011 100 101 110 111 記費模塊 記費模塊是一個模為 步長可變的加法計數(shù)器。該模塊通過開關(guān)量。該模塊通過開關(guān)量預(yù)置步長，當(dāng)超過一定預(yù)置參數(shù)時改變步長。計費模塊也才用非壓縮 BCD 碼，但因步長不為 1，所以在做非壓縮 BCD 碼加法時必須調(diào)整，否則肯能導(dǎo)致在超過或未超過預(yù)置參數(shù)時出現(xiàn)超程錯誤。這里采用模仿微機的 AF 標(biāo)志位，在其設(shè)立一個半進位標(biāo)志，當(dāng)累加和大于 9 或半進位為 1 if datal(3 downto 0)9 or datal(4)=’ 1’ then datal(3 downto 0):=datal(3 downto 0)+“ 0110”。 datal(8 downto 5):=datal(8 downto 5)+ 1。 end if。 其中， data(4)為半進位標(biāo)志?！捌鸩絻r格”和“超價加費”設(shè)置參數(shù)分別如表 3 和表 4 所示。計費模塊（以下簡稱 MONEY）封裝見圖 4。 表 3 起步價格設(shè)置 超費價格（元） DIP 開關(guān)（ 兩 位） 001 010 011 100 101 110 111 第 7 頁（共 13 頁） 表 4 超價加費設(shè) 置 超費價格（元） DIP 開關(guān)（ 兩 位） 00 01 10 11 顯示模塊 顯示模塊有七段 LED 數(shù)碼管譯碼和動態(tài)掃描顯示兩部分組成。 七段 LED 數(shù)碼管譯碼：本次設(shè)計用的是共陰極七段數(shù)碼管，根據(jù)16進制數(shù)和七段顯示段碼表的對應(yīng)關(guān)系，用 VHDL語言的 With_Select或 When_Else 語句可方便實現(xiàn)對它們的譯碼。 圖 3 車型調(diào)整模塊時序仿真波形圖 動態(tài)掃描顯示：動態(tài)掃描是利用人眼的視覺暫留原理，只要掃描頻率不小于 24Hz，人眼就感覺不到顯示器的閃爍。本系統(tǒng) 24Hz 掃描脈沖由相應(yīng)的外圍電路提供。動態(tài)掃描電路設(shè)計的關(guān)鍵在于位選信號要與顯示的數(shù)據(jù)在時序上一一對應(yīng)，因此電路中必須提供同步脈沖信號。這里采用八進制計數(shù)器提供同步脈沖， VHDL 程序段如下 ： cikl_label: PROCESS(scp) BEGIN IF scp’ Event and scp=’ 1 THEN count=count+1。 END IF。 END PROCESS cikl_label。 顯示數(shù)據(jù)的選擇有計數(shù)器控制， VHDL 程序段如下： temp=counter1 when count = “ 000” else counter4 when count= “ 011” else mile1 when count= “ 100” else mile4 when count= “ 111” 。 第 8 頁（共 13 頁） 位選信號時序仿真如圖 3 所示。從時序仿真圖和上述程序可以看出，位選信號和要顯示的數(shù)據(jù)實現(xiàn)了同步。 圖 4 位選信號時序仿真圖 動態(tài)掃描電路中小數(shù)點的顯示無法在譯碼電路中完成。由于小數(shù)點的位置是固定的，因此可以有計數(shù)器提供的同步信號產(chǎn)生另一信號控制 DP。 VHDL 程序?qū)崿F(xiàn)如下： If (count: “ 101” or count= “ 001” ) then data(0)=’ 1’ 。 else data(0)=’ 0’ 。 end if。 顯示模塊（以下簡稱 SHOW）封裝見圖 4。次模 塊中應(yīng)用了兩個過程，在過程內(nèi)程序順序執(zhí)行，其中第一個過程觸發(fā)第二個過程。 6 系統(tǒng)綜合 各個功能子模塊設(shè)計完成后，利用 MAXPLUSII 軟件的圖形編輯器（ Graphic Editor）將各功能子模塊（ .Sym）進行連接。由于 MILE模塊中存在毛刺，故不能直接與后級相連，通過對輸出脈沖信號加門電路延時，再與原始信號相“與”的方法即可消除毛刺。系統(tǒng)原理圖如圖 4所示。芯片管腳定義可以直接用編輯 .pin文件或在 FloorPlan Editor 下進行。完成管腳定義后選擇器件 (EPM7128SIC8415)，編譯后生成 .sof、 .pof 及報告文件 .rpt。查看報告文件可得到器件管腳的利用情況及器件內(nèi)部資源的使用情況。通過更換適當(dāng)?shù)钠骷蛊滟Y源配置達到最優(yōu)。選擇器件的一般原則是系統(tǒng)所使用的資源不要抄過器件資源的 80%，若超過 90%，系統(tǒng)功耗將增大，工作不穩(wěn)定。從本第 9 頁（共 13 頁） 次設(shè)計器件部分報告中得知：輸入、輸出管腳各用 16 只，芯片資源利用率僅為 51%，具有較大的擴展空間。 圖 5 系統(tǒng)頂層原理圖 7 結(jié)論 本文 提 出 的 出租車計費器的設(shè)計經(jīng)過軟、硬 件 結(jié)合的實驗驗證 ,對 該 芯片設(shè)計有如下幾點結(jié)論 ： 雖然 VHDL 語言與 C 語言很相似 ， 但是用其語言必須具備一定的專業(yè)知識 ， 用后者設(shè)計思想實現(xiàn)的 ， 并不一定能通過最后的邏輯綜合和編譯 ； 在設(shè)計中 ,特別是設(shè)計計數(shù)器時 ，一定要 注意 計數(shù)器同步與異步的區(qū)別 ； 用 MAXPLUSII 軟件 ,可以很容易貫穿 TOPDOWN 設(shè)計思想 ,圖形化的設(shè)計 , 一方面 ,分 模 塊進
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1