【文章內容簡介】 Signal Tap II 成功的采集了 FPGA 內部信號的波形 ,不占用額外的 I/O引腳 ； (3) Signal Tap II 為硬件板級調試工具，它采集的波形是工程下載后的實時波形，方便設計者查找引起設計缺陷的原因 ； (4) 節(jié)約 成本。 Signal Tap II 集成在 Quartus II 軟件中，無需另外付費 ； (5) 能通過設置以確定前后觸發(fā)捕捉信號信息的比例。 除此之外， 應用 Signal Tap II 還能解決各種各樣的問題，如外部存儲器的雙向數據口的實時波形檢測、驅動模塊并串轉換波形等。 ALTERA 公司的型號為EP2C5Q208C8的 CycloneⅡ系列芯片，該芯片是 ALTERA 推出的低價格、高容量的 FPGA 芯片，在實際應用中 被廣泛 的采 用的原因是其低廉的價格、優(yōu)良的性 能以及豐富的片上資源，這些都是其 他同類產品無法相比 的。這款芯片的資源利用率最佳為 85%左右，系統的核心是 QuartusⅡ軟件包的編程器，設計處理相當強大，芯片的利用率也可以通過設計者添加特定的約束條件來提高。 15 實驗開發(fā)系統及芯片簡述 本設計采用的實驗箱為 LTE_EDA_02F 型 EDA/SOC 實驗開發(fā)系統，選用的芯片為 EP2C5Q208C8。關于 FPGA/CPLD 器件的配置： 當在 QuartusⅡ中完成設計后，就應當將所設計的電路下載到 CPLD 芯片中，結合用戶系統進行統一的調試。針對 CPLD 器件不同的內部結構， Altera 公司提供了不同的器件 配置方式。 Altera 可編程邏輯器件的配置可通過編程器、JATG 接口在線編程及 Altera 在線配置三種方式進行。 Altera 器件編程的連接硬件包括 ByteBlaster 并口下載電纜， ByteBlasterMV并口下載電纜， MasterBlaster 串行 /USB 通信電纜， BitBlaster 串口下載電纜。 Altera公司提供的 EPC EPC EPC16和 EPC144等 PROM 配置芯片。 ByteBlaster 并口下載電纜連接示意圖如下圖所示： 圖 ByteBlaster 并口下載電纜連接示意圖 ByteBlaster 并口下載電纜提供兩種下載模式： (1) 標準串行模式 (AS 模式 )—— 用來產品定型后，完成對 FPGA 代碼的固化，在下次上電后，能夠自動對 FPGA 進行配置，使產品獨立工作； (2) JTAG 模式 —— 具有工業(yè)標準的 JTAG 邊界掃描測試電路 (符合 IEEE ： 1990標準 )，用來調試 FPGA 或 NiosⅡ CPU，多在產品開發(fā)初期使用。 16 第 3 章 出租車計費系統的設計 總體設計 出租車計費器的設計要求 本設計要求設計日常生 活所需要功能的基于 CPLD/FPGA 的出租車計費器，其設計要求： (1)汽車行駛里程用 4位數字顯示，顯示方式為“ ”,單位為 km，精確到。 (2)里程單價用 2位數字表示，顯示方式為“ ”,單價為元 /km,根據每天不同的時間段有兩種情況：當時間段為 06:00～ 23:00時單價為 /km,其他時間段內為 /km。 (3)出租車遇到紅燈或是緊急情況需要等候時，也相應的付費，等候單價為每30秒 1元；等候時間越長，相應費用也越多。 (4)費用的計算，若為白天，出租車的起步價為 ，若為晚上，出租車的起步價為 ，當里程小于 2km 時，按起價計算費用，當里程大于 2km 時，按公式計算：費用 =里程里程單價 +等候時間等候單價。 (5)費用的顯示，用 4 位數字顯示，顯示方式為“ ”,單價為元。 總體框架設計 17 控制器分 頻 計 費計 時計 程顯示時 鐘 信 號等 待 信 號里 程 信 號計 費 / 復 位 圖 系統設計總框圖 它由外部輸入模塊、控制模塊和顯示模塊三部分組成?？刂颇K是整個系統的核心，它由分頻模塊、控制模塊、計量模塊和譯碼顯示模塊構成。 (1) 分頻模塊。分頻模塊是 對系統時鐘頻率進行分頻； (2) 控制模塊。計價器控制模塊主要完成對計價器狀態(tài)的控制； (3) 計量模塊。計量模塊完成計價、計時和計程功能； (4) 譯碼顯示模塊。譯碼顯示模塊完成計價、計時和計程數據顯示。 18 車 啟 動 車 暫 停 里 程 計 數里 程 不 計 數車 費 ， 里 程 清 零車 完 成 一 次 計 費 后時 間 計 數 器 計 數 里 程 計 費 器 計 數車 費 總 計車 費 顯 示里 程 顯 示Y E S N OY E S Y E SN OY E SN O 圖 程序流程圖 出租車計費器主要模塊設計 出租車總體模塊設計 19 圖 出租車計費器設計的頂層原理圖 車輪大小選擇模塊設計 不同型號的車輪，其所對應的直徑不同，每行駛 100m，對應的圈數也不同，車輪直徑與每公里需要轉過圈數對照表由下表 。 表 車輪直徑與每千米所轉圈數對應表 車輪直徑（ mm） 520 540 560 580 DIP 開關表示 00 01 10 11 對應計費圈數 640 610 580 550 20 圖 車輪大小選擇模塊原理框圖 通過選擇開關 sp[1],sp[0]兩位選擇開關，可以選出不同車型 所應該給出計程圈數，達到所給的圈數給出相應的計程脈沖，輸入脈沖用時鐘信號（ clk）模擬，reset 為復位鍵， stop 為計費停止鍵， start 為開始計費鍵，當 reset 為高電位時，此時處于復位狀態(tài)，不進行計費，當 start 為高電平時，開始計費，給出對應的脈沖信號。 計程模塊設計 圖 計程模塊原理框圖 reset 為復位信號， clkout 為里程計費脈沖， KM_CNT0~ KM_CNT3為里程的十分位到里程的百位輸出。該模塊 是設計的一個重要方面，下面給出計程模塊的 21 部分程序。 PROCESS(clkout,reset) 敏感信號發(fā)生變化時，啟動進程 BEGIN IF reset=39。139。THEN 復位信號有效 CNT0=0000。 里程清零 CNT1=0000。 CNT2=0000。 CNT3=0000。 ELSIF clkout39。EVENT AND clkout=39。139。 THEN 每 100m 信號上升沿到達 IF CNT3=1001 AND CNT2=1001 AND CNT1=1001AND CNT0=1001 THEN CNT0=0000。 里程清零 CNT1=0000。 CNT2=0000。 CNT3=0000。 ELSIF CNT3/=1001 AND CNT2=1001 AND CNT1=1001AND CNT0=1001 THEN CNT0=0000。 里程十分位清零 CNT1=0000。 里程個位清零 CNT2=0000。 里程十位清零 CNT3=CNT3+0001。 里程百位加 1 22 ELSIF CNT2/=1001 AND CNT1=1001AND CNT0=1001 THEN CNT0=0000。 里程十分位清零 CNT1=0000。 里程個位清零 CNT2=CNT2+0001。里程十位加 1 CNT3=CNT3。 里程百位不變 ELSIF CNT1/=1001AND CNT0=1001 THEN CNT0=0000。 里程十分位清零 CNT1=CNT1+0001。里程個位加 1 CNT2=CNT2。里程十位不變 CNT3=CNT3。 里程百位不變 ELSIF CNT0/=1001 THEN CNT0=CNT0+0001。里程十分位加 1 CNT1=CNT1。里程個位不變 CNT2=CNT2。里程十位不變 CNT3=CNT3。 里程百位不變 END IF。 END IF。 KM_CNT0=CNT0。取十分位里程輸出 KM_CNT1=CNT1。取個位里程輸出 KM_CNT2=CNT2。取 十位里程 23 KM_CNT3=CNT3。取百位里程 END PROCESS。 END rtl。 當復位信號有效時，里程的百位，十位，個位，十分位全部為‘ 0’；復位信號無效時，通過對計程脈沖信號 clkout 進行計數，當十分位為 9時，十分位清零，向個位進位，個位為 9 時，向十位進位，個位清零，同理，十位和百位的計數方式同前。由于計程最大到 ，達到最大計程范圍時，里程的百位，十位，個位以及十分位被清零。 計時模塊設計 圖 計時模塊原理框圖 CLK 為時鐘信號， reset， start， stop， pause 分別為復位信號，開始信號，停止信號，暫停信號。通過先判斷開始信號，再判斷停止信號，最后判斷暫停信號是否有效。當開始信號 (start=’1’)為高電平，停止信號 (stop=’0’) 且暫停信號(pause=’1’)時，開始記錄時間，當計時到一定時間 (設計中給出的計費時間單位為30秒 )時，會產生一個計時輸出脈沖，然后重新進行計時。 計費模塊設計 24 圖 計費模塊原理框圖 計費模塊是設計的最核心部分，計費也是受控于時鐘信號 CLK， clkout 為里程計數脈沖， timecount 為計時計數脈沖， reset 為復位信號輸入端， chooose 為白天和晚上計費器的選擇輸入端，同時信號輸入端還用到 KM_CNT0~ KM_CNT3為里程的十分位到里程的百位， MONEY0~MONEY3分別是費用的角，元，十元，百元信號輸出端。用到兩個進程里程計費進程 ，計時費用進程。 兩公里以內為起步價收費，大于 2公里以后，每隔一公里費用按單價進行變化，所以給出一個標志 enable 信號，當為 1時，說明此時大于 2公里，否則小于 2公里。白天和晚上采用不同的起步價和計費單價，選擇信號端為 choose，當 a 選擇信號 (choose=’1’)為高電平時，對應給出白天的起步價和白天的計費單價，反之，給出晚上的起步價和晚上的計費單價。 計時脈沖選擇的是以 1元為變化量，只要在時鐘信號下，對計時脈沖進行累加，就可以轉化為相應的費用。里程的計費就很復雜，計費的最低兩位和兩位 計費單價在相加的過程會用進位，為了在各種單價下，計費器都能正確的計費，設計中考慮了各種臨界情況下的進位，這樣就更貼近實際計費器的控制部分。有幾種情況： (1) 最低與計費單價的低位相加 ,沒有進位。費用的次低位與計費單價的高位相加也沒有進位； (2) 最低與計費單價的低位相加 ,沒有進位。費用的次低位與計費單價的高位相加有進位； 25 (3) 最低與計費單價的低位相加 ,有進位。費用的次低位與計費單價的高位相加沒有進位； (4) 最低與計費單價的低位相加 ,有進位。費用的次低位與計費單價的高位相加也有進位。 數據分配模塊設計 圖 數據分配模塊原理框圖 在時鐘信號 CLK 的控制下，將里程信號百位十位個位以及十分位，還有費用信號的值分時輸出。其中， MONEY0~MONEY3分別是費用的角，元，十元，百元信號輸入端， KM_CNT0~ KM_CNT3為里程的十分位到里程的百位輸出，用到八位數碼管，需要用 3位選擇信號 SEL0~SEL2，還有小數點信號 dp 和輸出信號 d。最終利用人的視覺暫留，提高掃描頻率，這樣人眼就看到 穩(wěn)定的里程和費用信號的顯示。 譯碼模塊設計 26