【正文】 每個(gè)單元的功能以及它們的互連關(guān)系可以由用戶通過(guò)編程決定，從而實(shí)現(xiàn)所需的邏輯功能?？删幊踢壿嫻δ軌K、可編程輸入 /輸出塊和可編程互連資源是典型的 FPGA 所包含三類基本資源。融合了微電子技術(shù)、電路技術(shù)、 EDA 技術(shù)的 FPGA，使設(shè)計(jì)者在進(jìn)行所需邏輯功能的設(shè)計(jì)時(shí)更能集中精力，這樣設(shè)計(jì)周期得以縮短，設(shè)計(jì)質(zhì)量也相應(yīng)的得到提高。通過(guò)二十 多年的發(fā)展，使得 FPGA 的硬件體系結(jié)構(gòu)和軟件開發(fā)工具得到完善，并且不斷走向成熟。它是作為(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，一方面，使得定制電路的不足支撐得以解決，另一方面，原有可編程器件門電路數(shù)有限的缺點(diǎn)也得到克服。 FPGA 介紹 FPGA發(fā)展?fàn)顩r Field Programmable Gate Array 是 FPGA 的英文全稱，即現(xiàn)場(chǎng)可編程門陣列。在電子產(chǎn)品的設(shè)計(jì)理念、設(shè)計(jì)方式、系統(tǒng)硬件構(gòu)成、設(shè)計(jì)的重用性、知識(shí)產(chǎn)權(quán)、設(shè)計(jì)周期等方面 ,EDA 技術(shù)具有 相當(dāng)大 的 技術(shù) 優(yōu)勢(shì)。在功能仿真、時(shí)序分析、集成電路自動(dòng)測(cè)試、高速印刷版設(shè)計(jì)及開發(fā)操作平臺(tái)的擴(kuò)展等方面取得新的突破，向著功能強(qiáng)大、簡(jiǎn)單易學(xué)、使用方便的方向發(fā)展是未來(lái)的 EDA 技術(shù)的發(fā)展趨勢(shì)。 EDA 技術(shù)主要能輔助進(jìn)行三方面的設(shè)計(jì)工作： IC 設(shè)計(jì) ,電子電路設(shè)計(jì)以及 PCB 設(shè)計(jì)。提高性能、增大復(fù)雜度，而價(jià)格卻一直呈現(xiàn)下降的趨勢(shì)，使得現(xiàn)代電子產(chǎn)品更新?lián)Q代的速度也越來(lái)越快，生產(chǎn)制造技術(shù)和電子設(shè)計(jì)技術(shù)的發(fā)展是實(shí)現(xiàn)這種進(jìn)步的主要原因。 論文的構(gòu)成及研究?jī)?nèi)容 第 1 章 緒論部分介紹出租車計(jì)費(fèi)器的研究背景，目的，現(xiàn)狀以及所采用的研究方法； 第 2 章介紹 EDA 技術(shù)發(fā)展及優(yōu)勢(shì)， FPGA， VHDL 語(yǔ)言，硬件平臺(tái) QuartusⅡ，實(shí)驗(yàn)開發(fā)系統(tǒng)及芯片簡(jiǎn)述； 第 3 章具體介紹出租車計(jì)費(fèi)器的設(shè)計(jì)； 第 4 章對(duì)設(shè)計(jì)做全面總結(jié)。 本設(shè)計(jì)將采用 EP2C5Q208 芯片作為控制器芯片， 8 個(gè)共陰極數(shù)碼管，以及若干撥碼開關(guān)，以 QuartusⅡ 作為仿真開發(fā)環(huán)境。很多人都將基于 EDA 技術(shù)的 CPLD/FPGA 的設(shè)計(jì)方案作為首選方案去完成相關(guān)課題的設(shè)計(jì)，很大程度是基于 EDA 的這些技術(shù)優(yōu)勢(shì)。本次 畢業(yè)設(shè)計(jì)的題目就是“基于 FPGA 的出租車計(jì)費(fèi)器設(shè)計(jì)”，與采用單片機(jī)去實(shí)現(xiàn)相比，采用 FPGA 現(xiàn)場(chǎng)可編程邏輯器件來(lái)實(shí)現(xiàn)出租車的計(jì)費(fèi)功能，同時(shí)也很大程度上凸顯了 EDA 的技術(shù)優(yōu)勢(shì)。順應(yīng)了出租車行業(yè)的發(fā)展需求，因而，必將得到快速發(fā)展。 3）增加了等待計(jì)時(shí)費(fèi)用功能 該模塊的增加，使得計(jì)費(fèi)更加趨于合理，達(dá)到出租車死機(jī)與乘客之間的一個(gè)平衡。同時(shí)由于 FPGA 的功能完全取決于 VHDL 語(yǔ)言編寫的程序，不受制于某種芯片的特殊指令，產(chǎn)品的更新 換代能力自然提高。 1）利用 FPGA 取代 MCU 7 FPGA 等數(shù)字可編程器件的出現(xiàn)，使得傳統(tǒng)電子設(shè)計(jì)不能完成的任務(wù)得以解決，采用 FPGA 實(shí)現(xiàn)出租車計(jì)費(fèi)器，具有可行性高，電路簡(jiǎn)單，很大程度上減少外圍器件的使用，可以采用軟件進(jìn)行完全仿真，靈活度高，可以設(shè)計(jì)相對(duì)復(fù)雜的數(shù)字系統(tǒng)，而且在不同的 FPGA 芯片上，這些已經(jīng)編寫好的系統(tǒng)程序都可以使用。出租車的需求不斷的增大，因此，出租車計(jì)費(fèi)器的需求也將不斷增大，計(jì)程車的服務(wù)也顯得越來(lái)越重要，因此出租車計(jì)費(fèi)器也就應(yīng)運(yùn)而生了。 利用 FPGA 設(shè)計(jì)出滿足出租車不同計(jì)費(fèi)需求的計(jì)費(fèi)器，去滿足當(dāng)?shù)爻鲎廛嚨挠?jì)費(fèi)需求。對(duì)于不同的邏輯， FPGA 可以并行執(zhí)行，可以同時(shí)去處理多個(gè)任務(wù)，這樣， FPGA 就展示出更高的效率 。倘若系統(tǒng)設(shè)計(jì)不好，會(huì)造成系統(tǒng)不穩(wěn)定，靈活性差，難以實(shí)現(xiàn)復(fù)雜系統(tǒng)的設(shè)計(jì)。 我們可以采用單片 機(jī)對(duì)計(jì)費(fèi)器進(jìn)行設(shè)計(jì)，很多的功能也可以用單片機(jī)去實(shí)現(xiàn)。大城市里出租車已經(jīng)相當(dāng)普及，但是在中小城市出租車依然處于快速發(fā)展的階段。 論文的構(gòu)成及研究?jī)?nèi)容 ........................................ 1 第 2 章 EDA 及設(shè)計(jì)相關(guān)工具介紹 .............................. 9 EDA 技術(shù)的發(fā)展及優(yōu)勢(shì) ......................................... 9 EDA 技術(shù)的發(fā)展 ......................................... 9 EDA 技術(shù)的設(shè)計(jì)優(yōu)勢(shì) .................................... 9 FPGA 介紹 ................................................... 9 FPGA 發(fā)展?fàn)顩r ......................................... 10 、 FPGA 結(jié)構(gòu)與特點(diǎn) ...................................... 10 VHDL 介紹 .................................................. 10 VHDL 簡(jiǎn)介 ............................................. 11 VHDL 設(shè)計(jì)優(yōu)點(diǎn) ......................................... 12 QuartusII 概述 .............................................. 12 QuartusⅡ介紹 ........................................ 12 Quartus II 設(shè)計(jì)流程及注意事項(xiàng) ........................ 13 Quartus II 的設(shè)計(jì)優(yōu)勢(shì)應(yīng)用舉例 ........................ 14 實(shí)驗(yàn)開發(fā)系統(tǒng)及芯片簡(jiǎn)述 ...................................... 14 第 3 章 出租車計(jì)費(fèi)系統(tǒng)的設(shè)計(jì) ............................. 16 總體設(shè)計(jì) ................................................... 16 出租車計(jì)費(fèi)器的設(shè)計(jì)要求 ................................ 16 總體框架設(shè)計(jì) .......................................... 16 程序流程圖 ............................................ 17 出租車計(jì)費(fèi)器主要模塊設(shè)計(jì) ................................... 18 出租車總體模塊設(shè)計(jì) .................................... 18 車輪大小選擇模塊設(shè)計(jì) .................................. 19 計(jì)程模塊設(shè)計(jì) .......................................... 20 計(jì)時(shí) 模塊設(shè)計(jì) .......................................... 23 計(jì)費(fèi)模塊設(shè)計(jì) .......................................... 23 數(shù)據(jù)分配模塊設(shè)計(jì) ...................................... 25 4 譯碼模塊設(shè)計(jì) .......................................... 25 分頻模塊設(shè)計(jì) .......................................... 26 主要模塊的波形仿真 ......................................... 27 出租車總體模塊仿真波形 ................................ 27 車輪大小選擇模塊仿真波形 .............................. 28 計(jì)程模塊仿真波形 ...................................... 28 計(jì)時(shí)模塊仿真波形 ...................................... 29 計(jì)費(fèi)模塊仿真波形 ...................................... 29 數(shù)據(jù)分配模塊仿真波形 .................................. 30 譯碼模塊仿真波形 ...................................... 30 分頻模塊仿真波形 ...................................... 31 管腳分配及說(shuō)明 ............................................. 31 硬件調(diào)試結(jié)果及分析 .......................................... 33 第 4 章 總 結(jié) ............................................... 36 致 謝 ........................................................... 38 參考文獻(xiàn) ........................................................ 39 附錄： ........................................................... 41 5 6 第 1 章 緒 論 課題研究背景及目的 伴隨中國(guó)經(jīng)濟(jì)的騰飛，城市化的進(jìn)程也隨之加快。 課題的研究現(xiàn)狀 ............................. 錯(cuò)誤 !未定義書簽。 關(guān)鍵字 FPGA， VHDL， Quartus II， 出租車計(jì)費(fèi)器 2 Subject: The taxi meter based on FPGA design Specialty: Microeletronics Name: Yuan Wang (Signature) ___________ Instructor: Gaili Yue (Signature) ___________ ABSTRACT This article elaborates the concept and development of EDA ,explains the advantages and grammar structure of VHDL ,meanwhile, analysed the function request, the basic principle as well as the method of acplishment of each parts. This system39。論文 介紹了一種采用 FPGA 芯片設(shè)計(jì)出租車計(jì)費(fèi)器的方法，闡述了該計(jì)費(fèi)器的主要組成單元 —— 車輪大小選擇模塊、計(jì)程模塊、計(jì)時(shí)模塊及計(jì)費(fèi)模塊、數(shù)據(jù)分配模塊、分頻模塊、譯碼模塊的設(shè)計(jì)方法，同時(shí)給出了詳細(xì)的仿真波形，實(shí)現(xiàn)了出租車按行駛里程自主收費(fèi)，還能模擬汽車啟動(dòng)，停止，暫停等狀態(tài)，同時(shí)提高了計(jì)費(fèi)系統(tǒng)的可靠性、通用性。 1 論文題目： 基于 FPGA 的出租車計(jì)費(fèi)器設(shè)計(jì) 專 業(yè)：微電子學(xué) 本 科 生： （簽名） ___________ 指導(dǎo)教師：岳改麗 （簽名） ___________ 摘 要 論文闡述了 EDA 的概念和發(fā)展、 VHDL 語(yǔ)言的優(yōu)點(diǎn)和語(yǔ)法結(jié)構(gòu)，并分析了出租車計(jì)費(fèi)器 的各 模塊的功能要求、基本原理 以及 實(shí)現(xiàn)方法 。 本系統(tǒng)的設(shè)計(jì) 采用VHDL 硬件描述語(yǔ)言編程， 基于 Quartus II 平臺(tái)進(jìn)行編譯和仿真。本設(shè)計(jì)在 FPGA 試驗(yàn)箱上運(yùn)行良好，實(shí)現(xiàn)了計(jì)費(fèi)器的各項(xiàng)功能。s design programmes in the VHDL, piled and emulated basing on Quartus II platform of Altera consists of four modules,that is speed,mileage,timing and billing module. This paper introduce one method that can use a chip of FPGA to design taxi meter,which consists of four modules,that is speed,mileage,timing and billing module,and