【文章內(nèi)容簡介】 仿真軟件進行功能仿真，檢查邏輯功能是否正確（也叫前仿真，對簡單的設(shè)計可以跳過這一步，只在布線完成以后，進行時序仿真） (3) 邏輯綜合： 將源文件調(diào)入邏輯綜合軟件進行綜合，即把語言綜合成最簡的布爾表達式。邏輯綜合軟件 會生成 .edf 或 .edif 的 EDA 工業(yè)標(biāo)準(zhǔn)文件。 (4) 布局布線： 將 .edf 文件調(diào)入 PLD 廠家提供的軟件中進行布線，即把設(shè)計好的邏輯安放 PLD/FPGA內(nèi)。 (5) 時序仿真： 需要利用在布局布線中獲得的精確參數(shù)，用仿真軟件驗證電路的時序。（也叫后仿真） 通常以上過程可以都在 PLD/FPGA 廠家提供的開發(fā)工具。 (6) 器件編程 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計） 5 二 系統(tǒng)的設(shè)計流程 設(shè)計要求 本文擬設(shè)計一個出租車計費系統(tǒng)。其功能要求如下： 計費標(biāo)準(zhǔn)為起步 3 元，車行 3公里后為 /公里，當(dāng)計費達到 20 元后，每公里加收 50%的車費，車停止每 3分鐘增加 元。車費顯示出來，有一位小數(shù)。 設(shè)計規(guī)劃 設(shè)計的關(guān)鍵在于計價 block 的設(shè)計。 計價 block 可用組合邏輯去構(gòu)建，也可用時序邏輯去構(gòu)建。 組合邏輯：公里和時間作為輸入，價格為輸出。由于是跳檔方式計價，公里與時間的組合與價格是多對一的關(guān)系，實際上本質(zhì)是一個二元函數(shù)，通過譯碼器實現(xiàn)比較困難。 時序邏輯：讓里程的檔與檔之間變換的時刻產(chǎn)生脈沖，讓等待時間每滿 3分鐘產(chǎn)生一個脈沖，計價 block 的輸入端為脈沖，每來一個脈沖，輸出價格狀態(tài)變一次，可實現(xiàn)設(shè)計。 根據(jù)上面的分析，選擇 時序方式實現(xiàn)。那么，工程可分為三部分：里程，等待時間，計價。 系統(tǒng)的原理圖 圖 23 系統(tǒng)框圖 系統(tǒng)接收到 reset 信號后，總費用變?yōu)?3元，同時其他計數(shù)器、寄存器等全部清零。 系統(tǒng)接收到 start 信號后，首先把部分寄存器賦值，總費用不變，單價 price 寄存器通過對總費用的判斷后賦為 3元。其他寄存器和計數(shù)器等繼續(xù)保持為 0。 速度模塊：通過對速度信號 sp 的判斷，決定變量 kinside 的值。 Kinside 即是行進100m 所需要的時鐘周期數(shù)，然后 每行進 100m，則產(chǎn)生一個脈沖 clkout。 Speed模塊 Time模塊 Kilometers 模塊 Kmmoney 模塊 總費用 總里程 Reset Sp Start 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計） 6 計程模塊：由于一個 clkout 信號代表行進 100m，故通過對 clkout 計數(shù)，可以獲得共行進的距離 kmcount。 計時模塊：在汽車啟動后，當(dāng)遇到顧客等人或紅燈時，出租車采用計時收費的方式。通過對速度信號 sp 的判斷決定是否開始記錄時間。當(dāng) sp=0 時，開始記錄時間。當(dāng)時間達到足夠長時產(chǎn)生 timecount 脈沖，并重新計時。一個 timecount 脈沖相當(dāng)于等待的時間達到了時間計費的長度。 計費模塊 ： 由兩個進程組成。其中，一個進程根據(jù)條件對 enable 和 price 賦值 ，當(dāng)記錄的距離達到 3公里后 enable 變?yōu)?1，開始進行每公里收費，當(dāng)總費用大于 20元后，則單價 price 由原來的 ；第二個進程在每個時鐘周期判斷timeout 和 clkout 的值。當(dāng)其為 1時，則在總費用上加上相應(yīng)的費用。 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計） 7 三 系統(tǒng)模塊設(shè)計 根據(jù)以上分析，本系統(tǒng)主要包含以下模塊： 速度模塊 速度模塊首先根據(jù) start信號判斷是否開始計費，然后根據(jù)輸入的速度檔位 sp的判斷，確定行駛 100m 所需要的時鐘數(shù)，每前進 100m，輸出一個 clkout 信號。同時由 t對 clk進行計 數(shù)，當(dāng) t等于 kinside 時，把 clkout 信號置 1， t 清 0。 VHDL 語言程序見附錄，模塊原件符號如下。 圖 31 速度模塊 計程模塊 此模塊主要用于記錄行進的距離。通過對 clkout 信號的計數(shù)，可以計算行駛的距離kmcount。一個 clkout 脈沖相當(dāng)于行進 100m 所以只要記錄 clkout 的脈沖數(shù)目即可確定共行進的距離。 Kmcount1 為十分位， kmcount2 為個位， kmcount3 為十位，分別為十進制數(shù)。VHDL 語言程序見附錄，模塊原件符號如下。 圖 32 計程模塊 計時模塊 該 模塊主要用于計時收費，記錄計程車速度為 0的時間（如等待紅燈） 。通過對 sp信號的判斷，當(dāng) sp=0，開始記錄時間。當(dāng)時間達到足夠長時，產(chǎn)生 timecount 脈沖，并重新計時。 VHDL 語言程序見附錄，模塊原件符號如下。 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計） 8 圖 33 計時 模塊 計費模塊 計費模塊可分為 kmmoney1 和 kmmoney2 兩個進程。 計費模塊 Kmmoney1 用于產(chǎn)生 enable 和 price 信號。當(dāng)記錄距離達到 3km 后， enable信號為 1，開始進行每公里收費。當(dāng)總費用大于 20 元后，單價 price 由原來的 元變成 元，用作計時收費。通過對 sp 信號的判斷，當(dāng) sp=0，開始記錄時間。當(dāng)時間達到足夠長時，產(chǎn)生 timecount 脈沖，并重新計時。 計費模塊 Kmmoney2 用于判斷 timecount 和 clkout 的值，當(dāng)其為 1時，總費用加 1。最終輸出為總費用。 VHDL 語言程序見附錄，模塊原件符號如下。 圖 34 計費模塊 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計） 9 四 系統(tǒng)仿真 將各個功能模塊的 VHDL 語言程序輸入到 Quartus Ⅱ進行仿真，得到的仿真波形圖如下： 速度模塊仿真 速度模塊的仿真波形圖如圖 41所示。該模塊根據(jù)出租車所 處的運行狀態(tài)和不同的形式速度，對相應(yīng)數(shù)目的時鐘周期進行計數(shù)，車每行駛 100m 時輸出信號 clkout 輸出高電平。 圖 41 速度模塊仿真波形圖 計程模塊仿真 計程模塊的仿真波形如圖 42所示。圖中，當(dāng) reset 信號有效時，系統(tǒng)復(fù)位清零；否則，對輸入信號 clkout 進行十進制計數(shù)。 圖 42 計程模塊仿真波形圖 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計） 10 計時模塊仿真 計時模塊的仿真波形圖如圖 43所示。預(yù)設(shè) 9000 個時鐘周期為 180s，對時鐘周期進行計數(shù)，每計 9000 個時鐘周期輸出高電平，指示計時 180 秒。 圖 43 計時模塊仿真波形圖 計費模塊仿真 計費模塊的仿真波形圖如圖 44所示。當(dāng) reset 信號有效時，系統(tǒng)復(fù)位清零；否則，當(dāng)計時計費信號 timecount 和計程計費信號 clkout 為高電平時，按照一定計費規(guī)則進行計費。 圖 44 計費模塊仿真功能圖 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計） 11 系統(tǒng)電路及 仿真 系統(tǒng)頂層電路的設(shè)計既可以采用原理圖的輸入法，也可以使用文本（ VHDL 語言程序）輸入法。本出租車計費系統(tǒng)的 VHDL 語言程序見附錄。由各個模塊電路元件連接而成的系統(tǒng)電路圖如圖 ， clk 為時 鐘周期信號， start/stop 是啟動停止按鍵電路， reset 為自動清零電路。 圖 45 系統(tǒng) 電路圖 在 Quartus Ⅱ 中 對 系統(tǒng) 進行仿真 ，得出如下仿真波形圖 46。 由圖中可以看出 ，當(dāng)復(fù)位信號 reset 為高電平時，系統(tǒng)所有寄存器、計數(shù)器都清零；當(dāng)開始計費信號 start 信號有效時，計費器開始計費，根據(jù)出租車行駛的速度 sp的取值計算所用花費和行駛里程；當(dāng)停止計費信號有效時，計費器停止工作 。 圖 46 系統(tǒng)仿真波形圖 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計） 12 論文總結(jié) 畢業(yè)論文是學(xué)習(xí)階段一次非常難得的理論與實際相結(jié)合 的機會，通過這次設(shè)計，我擺脫了單純的理論知識學(xué)習(xí)狀態(tài)，和實際設(shè)計的結(jié)合鍛煉了我的綜合運用所學(xué)的專業(yè)基礎(chǔ)知識，提高了編程設(shè)計的能力。而且通過對整體的掌控，對局部的取舍，以及對細節(jié)的斟酌處理，都使我的設(shè)計能力得到了鍛煉，經(jīng)驗得到了豐富，并且意志品質(zhì)力，抗壓能力及耐力也都得到了不同程度的提升。這是我們都希望看到的也正是我們進行畢業(yè)設(shè)計的目的所在 。 雖然畢業(yè)設(shè)計內(nèi)容繁多，過程繁瑣但我的收獲卻更加豐富。各種系統(tǒng)的適用條件，各種模塊的選用標(biāo)準(zhǔn)，各種設(shè)計方案的合理選擇，我都是隨著設(shè)計的不斷深入而不斷熟悉并學(xué)會應(yīng)用的。和老 師的溝通交流更使我從其他的角度對 EDA 設(shè)計有了新的認識，也對自己提出了新的要求 。 提高是有限的但提高也是全面的，正是這一次設(shè)計讓我積累了無數(shù)實際經(jīng)驗，使我的頭腦更好的被知識武裝了起來，也必然會讓我在未來的工作學(xué)習(xí)中表現(xiàn)出更高的應(yīng)變能力，更強的溝通力和理解力。 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計） 13 參考文獻 [1] 馮占嶺 .數(shù)字電壓表及數(shù)字多用表檢測技術(shù) [M].北京： 中國計量出版社 ， 2020， 247. [2] ALTERA 公司 .VDHL 語言 [M].北京 :清華大學(xué)出版社 ， 1998， 91103. [3] 宋萬杰 ,羅豐 ,吳順君 .CPLD 技術(shù)應(yīng)用及其應(yīng)用 [M].西安 ： 電子 科技