【文章內(nèi)容簡(jiǎn)介】 仿真軟件進(jìn)行功能仿真，檢查邏輯功能是否正確（也叫前仿真，對(duì)簡(jiǎn)單的設(shè)計(jì)可以跳過(guò)這一步，只在布線完成以后，進(jìn)行時(shí)序仿真） (3) 邏輯綜合： 將源文件調(diào)入邏輯綜合軟件進(jìn)行綜合，即把語(yǔ)言綜合成最簡(jiǎn)的布爾表達(dá)式。邏輯綜合軟件 會(huì)生成 .edf 或 .edif 的 EDA 工業(yè)標(biāo)準(zhǔn)文件。 (4) 布局布線： 將 .edf 文件調(diào)入 PLD 廠家提供的軟件中進(jìn)行布線，即把設(shè)計(jì)好的邏輯安放 PLD/FPGA內(nèi)。 (5) 時(shí)序仿真： 需要利用在布局布線中獲得的精確參數(shù)，用仿真軟件驗(yàn)證電路的時(shí)序。（也叫后仿真） 通常以上過(guò)程可以都在 PLD/FPGA 廠家提供的開發(fā)工具。 (6) 器件編程 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計(jì)） 5 二 系統(tǒng)的設(shè)計(jì)流程 設(shè)計(jì)要求 本文擬設(shè)計(jì)一個(gè)出租車計(jì)費(fèi)系統(tǒng)。其功能要求如下： 計(jì)費(fèi)標(biāo)準(zhǔn)為起步 3 元，車行 3公里后為 /公里，當(dāng)計(jì)費(fèi)達(dá)到 20 元后，每公里加收 50%的車費(fèi)，車停止每 3分鐘增加 元。車費(fèi)顯示出來(lái)，有一位小數(shù)。 設(shè)計(jì)規(guī)劃 設(shè)計(jì)的關(guān)鍵在于計(jì)價(jià) block 的設(shè)計(jì)。 計(jì)價(jià) block 可用組合邏輯去構(gòu)建，也可用時(shí)序邏輯去構(gòu)建。 組合邏輯：公里和時(shí)間作為輸入，價(jià)格為輸出。由于是跳檔方式計(jì)價(jià)，公里與時(shí)間的組合與價(jià)格是多對(duì)一的關(guān)系，實(shí)際上本質(zhì)是一個(gè)二元函數(shù)，通過(guò)譯碼器實(shí)現(xiàn)比較困難。 時(shí)序邏輯：讓里程的檔與檔之間變換的時(shí)刻產(chǎn)生脈沖，讓等待時(shí)間每滿 3分鐘產(chǎn)生一個(gè)脈沖，計(jì)價(jià) block 的輸入端為脈沖，每來(lái)一個(gè)脈沖，輸出價(jià)格狀態(tài)變一次，可實(shí)現(xiàn)設(shè)計(jì)。 根據(jù)上面的分析，選擇 時(shí)序方式實(shí)現(xiàn)。那么，工程可分為三部分：里程，等待時(shí)間，計(jì)價(jià)。 系統(tǒng)的原理圖 圖 23 系統(tǒng)框圖 系統(tǒng)接收到 reset 信號(hào)后，總費(fèi)用變?yōu)?3元，同時(shí)其他計(jì)數(shù)器、寄存器等全部清零。 系統(tǒng)接收到 start 信號(hào)后，首先把部分寄存器賦值，總費(fèi)用不變，單價(jià) price 寄存器通過(guò)對(duì)總費(fèi)用的判斷后賦為 3元。其他寄存器和計(jì)數(shù)器等繼續(xù)保持為 0。 速度模塊：通過(guò)對(duì)速度信號(hào) sp 的判斷，決定變量 kinside 的值。 Kinside 即是行進(jìn)100m 所需要的時(shí)鐘周期數(shù)，然后 每行進(jìn) 100m，則產(chǎn)生一個(gè)脈沖 clkout。 Speed模塊 Time模塊 Kilometers 模塊 Kmmoney 模塊 總費(fèi)用 總里程 Reset Sp Start 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計(jì)） 6 計(jì)程模塊：由于一個(gè) clkout 信號(hào)代表行進(jìn) 100m，故通過(guò)對(duì) clkout 計(jì)數(shù)，可以獲得共行進(jìn)的距離 kmcount。 計(jì)時(shí)模塊：在汽車啟動(dòng)后，當(dāng)遇到顧客等人或紅燈時(shí)，出租車采用計(jì)時(shí)收費(fèi)的方式。通過(guò)對(duì)速度信號(hào) sp 的判斷決定是否開始記錄時(shí)間。當(dāng) sp=0 時(shí)，開始記錄時(shí)間。當(dāng)時(shí)間達(dá)到足夠長(zhǎng)時(shí)產(chǎn)生 timecount 脈沖，并重新計(jì)時(shí)。一個(gè) timecount 脈沖相當(dāng)于等待的時(shí)間達(dá)到了時(shí)間計(jì)費(fèi)的長(zhǎng)度。 計(jì)費(fèi)模塊 ： 由兩個(gè)進(jìn)程組成。其中，一個(gè)進(jìn)程根據(jù)條件對(duì) enable 和 price 賦值 ，當(dāng)記錄的距離達(dá)到 3公里后 enable 變?yōu)?1，開始進(jìn)行每公里收費(fèi)，當(dāng)總費(fèi)用大于 20元后，則單價(jià) price 由原來(lái)的 ；第二個(gè)進(jìn)程在每個(gè)時(shí)鐘周期判斷timeout 和 clkout 的值。當(dāng)其為 1時(shí)，則在總費(fèi)用上加上相應(yīng)的費(fèi)用。 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計(jì)） 7 三 系統(tǒng)模塊設(shè)計(jì) 根據(jù)以上分析，本系統(tǒng)主要包含以下模塊： 速度模塊 速度模塊首先根據(jù) start信號(hào)判斷是否開始計(jì)費(fèi)，然后根據(jù)輸入的速度檔位 sp的判斷，確定行駛 100m 所需要的時(shí)鐘數(shù)，每前進(jìn) 100m，輸出一個(gè) clkout 信號(hào)。同時(shí)由 t對(duì) clk進(jìn)行計(jì) 數(shù)，當(dāng) t等于 kinside 時(shí)，把 clkout 信號(hào)置 1， t 清 0。 VHDL 語(yǔ)言程序見附錄，模塊原件符號(hào)如下。 圖 31 速度模塊 計(jì)程模塊 此模塊主要用于記錄行進(jìn)的距離。通過(guò)對(duì) clkout 信號(hào)的計(jì)數(shù)，可以計(jì)算行駛的距離kmcount。一個(gè) clkout 脈沖相當(dāng)于行進(jìn) 100m 所以只要記錄 clkout 的脈沖數(shù)目即可確定共行進(jìn)的距離。 Kmcount1 為十分位， kmcount2 為個(gè)位， kmcount3 為十位，分別為十進(jìn)制數(shù)。VHDL 語(yǔ)言程序見附錄，模塊原件符號(hào)如下。 圖 32 計(jì)程模塊 計(jì)時(shí)模塊 該 模塊主要用于計(jì)時(shí)收費(fèi)，記錄計(jì)程車速度為 0的時(shí)間（如等待紅燈） 。通過(guò)對(duì) sp信號(hào)的判斷，當(dāng) sp=0，開始記錄時(shí)間。當(dāng)時(shí)間達(dá)到足夠長(zhǎng)時(shí)，產(chǎn)生 timecount 脈沖，并重新計(jì)時(shí)。 VHDL 語(yǔ)言程序見附錄，模塊原件符號(hào)如下。 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計(jì)） 8 圖 33 計(jì)時(shí) 模塊 計(jì)費(fèi)模塊 計(jì)費(fèi)模塊可分為 kmmoney1 和 kmmoney2 兩個(gè)進(jìn)程。 計(jì)費(fèi)模塊 Kmmoney1 用于產(chǎn)生 enable 和 price 信號(hào)。當(dāng)記錄距離達(dá)到 3km 后， enable信號(hào)為 1，開始進(jìn)行每公里收費(fèi)。當(dāng)總費(fèi)用大于 20 元后，單價(jià) price 由原來(lái)的 元變成 元，用作計(jì)時(shí)收費(fèi)。通過(guò)對(duì) sp 信號(hào)的判斷，當(dāng) sp=0，開始記錄時(shí)間。當(dāng)時(shí)間達(dá)到足夠長(zhǎng)時(shí)，產(chǎn)生 timecount 脈沖，并重新計(jì)時(shí)。 計(jì)費(fèi)模塊 Kmmoney2 用于判斷 timecount 和 clkout 的值，當(dāng)其為 1時(shí)，總費(fèi)用加 1。最終輸出為總費(fèi)用。 VHDL 語(yǔ)言程序見附錄，模塊原件符號(hào)如下。 圖 34 計(jì)費(fèi)模塊 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計(jì)） 9 四 系統(tǒng)仿真 將各個(gè)功能模塊的 VHDL 語(yǔ)言程序輸入到 Quartus Ⅱ進(jìn)行仿真，得到的仿真波形圖如下： 速度模塊仿真 速度模塊的仿真波形圖如圖 41所示。該模塊根據(jù)出租車所 處的運(yùn)行狀態(tài)和不同的形式速度，對(duì)相應(yīng)數(shù)目的時(shí)鐘周期進(jìn)行計(jì)數(shù)，車每行駛 100m 時(shí)輸出信號(hào) clkout 輸出高電平。 圖 41 速度模塊仿真波形圖 計(jì)程模塊仿真 計(jì)程模塊的仿真波形如圖 42所示。圖中，當(dāng) reset 信號(hào)有效時(shí)，系統(tǒng)復(fù)位清零；否則，對(duì)輸入信號(hào) clkout 進(jìn)行十進(jìn)制計(jì)數(shù)。 圖 42 計(jì)程模塊仿真波形圖 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計(jì)） 10 計(jì)時(shí)模塊仿真 計(jì)時(shí)模塊的仿真波形圖如圖 43所示。預(yù)設(shè) 9000 個(gè)時(shí)鐘周期為 180s，對(duì)時(shí)鐘周期進(jìn)行計(jì)數(shù)，每計(jì) 9000 個(gè)時(shí)鐘周期輸出高電平，指示計(jì)時(shí) 180 秒。 圖 43 計(jì)時(shí)模塊仿真波形圖 計(jì)費(fèi)模塊仿真 計(jì)費(fèi)模塊的仿真波形圖如圖 44所示。當(dāng) reset 信號(hào)有效時(shí)，系統(tǒng)復(fù)位清零；否則，當(dāng)計(jì)時(shí)計(jì)費(fèi)信號(hào) timecount 和計(jì)程計(jì)費(fèi)信號(hào) clkout 為高電平時(shí)，按照一定計(jì)費(fèi)規(guī)則進(jìn)行計(jì)費(fèi)。 圖 44 計(jì)費(fèi)模塊仿真功能圖 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計(jì)） 11 系統(tǒng)電路及 仿真 系統(tǒng)頂層電路的設(shè)計(jì)既可以采用原理圖的輸入法，也可以使用文本（ VHDL 語(yǔ)言程序）輸入法。本出租車計(jì)費(fèi)系統(tǒng)的 VHDL 語(yǔ)言程序見附錄。由各個(gè)模塊電路元件連接而成的系統(tǒng)電路圖如圖 ， clk 為時(shí) 鐘周期信號(hào)， start/stop 是啟動(dòng)停止按鍵電路， reset 為自動(dòng)清零電路。 圖 45 系統(tǒng) 電路圖 在 Quartus Ⅱ 中 對(duì) 系統(tǒng) 進(jìn)行仿真 ，得出如下仿真波形圖 46。 由圖中可以看出 ，當(dāng)復(fù)位信號(hào) reset 為高電平時(shí)，系統(tǒng)所有寄存器、計(jì)數(shù)器都清零；當(dāng)開始計(jì)費(fèi)信號(hào) start 信號(hào)有效時(shí)，計(jì)費(fèi)器開始計(jì)費(fèi)，根據(jù)出租車行駛的速度 sp的取值計(jì)算所用花費(fèi)和行駛里程；當(dāng)停止計(jì)費(fèi)信號(hào)有效時(shí)，計(jì)費(fèi)器停止工作 。 圖 46 系統(tǒng)仿真波形圖 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計(jì)） 12 論文總結(jié) 畢業(yè)論文是學(xué)習(xí)階段一次非常難得的理論與實(shí)際相結(jié)合 的機(jī)會(huì)，通過(guò)這次設(shè)計(jì)，我擺脫了單純的理論知識(shí)學(xué)習(xí)狀態(tài)，和實(shí)際設(shè)計(jì)的結(jié)合鍛煉了我的綜合運(yùn)用所學(xué)的專業(yè)基礎(chǔ)知識(shí)，提高了編程設(shè)計(jì)的能力。而且通過(guò)對(duì)整體的掌控，對(duì)局部的取舍，以及對(duì)細(xì)節(jié)的斟酌處理，都使我的設(shè)計(jì)能力得到了鍛煉，經(jīng)驗(yàn)得到了豐富，并且意志品質(zhì)力，抗壓能力及耐力也都得到了不同程度的提升。這是我們都希望看到的也正是我們進(jìn)行畢業(yè)設(shè)計(jì)的目的所在 。 雖然畢業(yè)設(shè)計(jì)內(nèi)容繁多，過(guò)程繁瑣但我的收獲卻更加豐富。各種系統(tǒng)的適用條件，各種模塊的選用標(biāo)準(zhǔn)，各種設(shè)計(jì)方案的合理選擇，我都是隨著設(shè)計(jì)的不斷深入而不斷熟悉并學(xué)會(huì)應(yīng)用的。和老 師的溝通交流更使我從其他的角度對(duì) EDA 設(shè)計(jì)有了新的認(rèn)識(shí)，也對(duì)自己提出了新的要求 。 提高是有限的但提高也是全面的，正是這一次設(shè)計(jì)讓我積累了無(wú)數(shù)實(shí)際經(jīng)驗(yàn)，使我的頭腦更好的被知識(shí)武裝了起來(lái)，也必然會(huì)讓我在未來(lái)的工作學(xué)習(xí)中表現(xiàn)出更高的應(yīng)變能力，更強(qiáng)的溝通力和理解力。 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計(jì)） 13 參考文獻(xiàn) [1] 馮占嶺 .數(shù)字電壓表及數(shù)字多用表檢測(cè)技術(shù) [M].北京： 中國(guó)計(jì)量出版社 ， 2020， 247. [2] ALTERA 公司 .VDHL 語(yǔ)言 [M].北京 :清華大學(xué)出版社 ， 1998， 91103. [3] 宋萬(wàn)杰 ,羅豐 ,吳順君 .CPLD 技術(shù)應(yīng)用及其應(yīng)用 [M].西安 ： 電子 科技