【文章內容簡介】 理和蔭罩相同，這就是所謂的蔭柵式吉林農業(yè)大學本科畢業(yè)設計 15 顯像管。 這蔭罩和蔭柵這兩種技術都有其利弊得失，一般來說 ,蔭罩式顯像管的圖像和文字較銳利，但亮度比較低一點；蔭柵式顯像管的較鮮艷，但在屏幕的 1/3和 2/3 處有水平的阻尼線陰影 (阻尼線是用來減少柵狀蔭罩震動的一條橫向金屬線 )橫過 色彩原理 圖 色彩原理 圖 Fig. Color theory RGB 色彩模式是工業(yè)界的一種顏色標準，是通過對 紅（ R）、綠（ G）、藍（ B）三顏色通道的變化以及它們互相之間的疊加來得到各式各樣的顏色的， RGB 即是代表紅、綠藍三個通道顏色即人們常說的三原色（如上圖所示），通過三種基本顏色亮度值從 0~255 不同產生出其他各種顏色，這種顏色模式叫加色模式。為什么叫加色模式呢？ 舉個例子，通常使用的電視屏幕和電腦屏幕上的顯示就是這樣的模式，在沒有圖象是，屏幕是黑的，若 R、 G、 B 三色亮度都為 255時混合疊加打在屏幕上時則顯示成白色，就是加起來是白色的意思，叫加色模式。這個標準幾乎包含了人類視力所能感知的所有顏色，是目前運用最廣 泛的顏色系統(tǒng)之一。 而與我們電腦相關的地方，就是目前的顯示器大都采用了 RGB 顏色標準，這就是為什么它對我們來說這么重要了。 吉林農業(yè)大學本科畢業(yè)設計 16 在顯示器上，是通過電子槍打在屏幕的紅、綠、藍三色發(fā)光極上來產生色彩的，目前的電腦一般都能顯示 32 為顏色，約有一百萬鐘以上的顏色。如果說它所顯示的顏色還不能完全吻合自然界的某鐘色彩的話，那幾乎是我們肉眼所不能分辨出來的了。 在本設計中由于硬件的限制，未采用 D/A 處理器，而是采用電阻來連接，所以不能通過調節(jié)沒個顏色的亮度來調節(jié) VGA 的顏色，所以只能顯示 8 種顏色，這也是整個設 計的一個缺憾，是一個需要改進的地方。 顯像原理 圖 基本時序圖 Fig. Basic timing plans VGA 顯示圖象原理：常見的彩色顯示器，一般由 CRT（陰極射線管）構成。彩色是由 R、 G、 B（紅： RED 綠： GREEN 藍： BLUE）三基色組成。顯示是用逐行掃描的方式解決，陰極射線槍發(fā)生出電子束打在涂有熒光粉的屏幕上，產生 R、 G、 B 三 基色，合成一個彩色像素。掃描從屏幕的左上放開始，從左到右，從上到下，進行掃描， 每 掃完一行，電子束回到屏幕的左下一行的起始位臵，在這期間， CRT 對電子束進行消隱，每行結束時，用行同步信 號進行行同步；掃描完所有行，用場同步信號進行場同步，并使掃描回到屏幕的左上方，同時進行場消隱，預備下一場掃描。 吉林農業(yè)大學本科畢業(yè)設計 17 顯示控制模塊 顯示控制模塊是 VGA 系統(tǒng)的關鍵，因為它將輸出行同步、場同步，以及三基色信號，并且送往顯示器。對于這五個信號的時序驅動，必須嚴格遵守 “VGA工業(yè)標準 ” [4]，否則會損害 VGA 顯示器。 普通的 VGA 顯示器，其引出線共含 5個信號： R、 G、 B：三基色信號 HS：行同步信號 VS：場同步信號 VGA 工業(yè)標準是 640*480*60HZ VGA 工業(yè)標準要求的頻率： 時鐘頻率： （像素輸出的頻率） 行頻： 31496HZ 場頻： （每秒圖象刷新頻率） VGA 工業(yè)標準模式要求：行同步、場同步都為負極性，即同步頭脈沖要求是負脈沖 VGA 部分的設計分為兩個階段，第一階段是 VGA 彩條顯示 [6]，這一步分很容易實現(xiàn)，只要在有效顯示區(qū)域內規(guī)定幾個范圍沒個范圍顯示不同的顏色即可，彩條顯示的延伸：可以實現(xiàn) 橫彩條顯示，豎彩條顯示以及棋盤格的顯示。 第二階段是要實現(xiàn)字符的顯示，這部分相對比較復雜，我用了很長時間才完成，下文就是介紹字符顯示的實現(xiàn)。 VGA 顯示 模塊 的進階： VGA 模塊 到后期可以實現(xiàn)圖象顯示，和視頻顯示，但這部分 FPGA 本身的容量是不夠用的，需要外掛存儲器來完成。由于時間關吉林農業(yè)大學本科畢業(yè)設計 18 系這部分沒有實現(xiàn)目前只是完成了任意字符的顯示。 對于 VGA 顯示部分，首先是基本時序的完成。 按照 VGA（ 640*480*60HZ）的工業(yè)標準來完成程序的編寫，其設計思路如下： 本程序 在完成行同步信號，場同步信號均使用計數(shù)器來完成，設臵兩個計數(shù)器 ,行計數(shù)器 hctr（ 0793） ,場計數(shù)器 vctr（ 0524）， 行周期為 ，每顯示行包括 800 點，其中 640 點為有效顯示區(qū)， 160 點為行消隱期（非顯示區(qū)）。行同步信號 HS 每行有一個脈沖，行消隱期包括行同步時間，行消隱前肩和行消隱后肩，共 160 個點時鐘。其中行消隱前肩和行消隱后肩為同步時間與有效顯示區(qū)之間的緩沖。 首先 hctr 計數(shù)器開始計數(shù)，每當系統(tǒng)時鐘（ CLK25HZ）上升沿來臨時計數(shù)器值加一，當計數(shù)器值大于 663小于 757時 ,同步時間信 號 hsync_int變?yōu)?0，其余時間為 1，實現(xiàn)了同步時間后要考慮同步時間與有效顯示區(qū)之間的緩沖即行消隱前肩跟行消隱后肩，對于緩沖區(qū)的實現(xiàn)同樣使用了計數(shù)器，當計數(shù)器 hctr大于 639 時，緩沖信號 blank 為 0，同步時間信 hsync_int 與緩沖信號 blank相于即實現(xiàn)了行同步信號 HS。 場周期為 ，每場有 525 行，其中 480 行為有效顯示行， 45 行為場消隱期。場同步信號 VS 每場有一個脈沖，場消隱期包括場同步信號，場消隱前肩，場消隱后肩共 45 行 場計數(shù)器 vctr 開始 計數(shù)，每當行計數(shù)器完成一次計數(shù)后，場計數(shù)器加一，場同步信號 VS 的實現(xiàn)與行同步信號的設計方法基本相同，行同步時間為當場計數(shù)器 vctr 大于 499 小于 502 時為 0，緩沖區(qū) blank 當計數(shù)器 vctr 大于 479 時吉林農業(yè)大學本科畢業(yè)設計 19 為 0。 完成了行同步信號和場同步信號后接下來要實現(xiàn)的是字符顯示的部分，即R、 G、 B 三基色的輸出。這個問題首先要考慮到的是要接收 PS2 鍵盤當前發(fā)送按鍵的 acsii 值和已經輸入過的 acsii 值在屏幕上顯示問題，因為既要顯示當前的數(shù)據，又要顯示以前的數(shù)據，所以就要用到緩存設備，而這個緩存設備既要接收 PS2 鍵盤的數(shù)據寫入有要支持 VGA 模塊讀取 數(shù)據，因此我選擇了雙口 RAM，在 VGA 模塊中暫不考慮 RAM 的寫入，僅考慮數(shù)據的讀出即可，在 RAM 中使用計數(shù)器嵌套構建了一個 VGA顯示的區(qū)域，每個字符顯示的像素是固定的 8*12（由使用的字符庫決定）每個字符顯示的寬度是 8，每行有 640 個有效顯示點，所以每行可以顯示 80 個字符，字符的高度是 12， VGA 顯示器每列有 480 個有效顯示行，所以每列可以顯示 40 個字符。所以 VGA 實際顯示的像素是 60*40。RAM 的讀地址就是由這一系列嵌套的計數(shù)器得來，系統(tǒng)讀出 ASICII 碼后，經過一個 地址的影射，影射到存有標準字符庫的 ROM 中，每個 ASICII 碼都有對應顯示狀態(tài)，計算機字符顯示分為編碼和字符庫，字符庫以表格的形式存放每個字符，每個字符由 m*n 個像素組成，占據存儲空間的地址就是 m*n/8。每個字符編碼一一對應到字符庫的某個表格中。 對于字符庫，所占的地址空間的大小已經固定了，每個表格的偏移地址已經固定了，即每種字符使用的像素顯示已經固定了。本文設計編碼采用 ASICII 8 位編碼，字符庫采用 ISO885915，每個字符固定為 12*8 個像素。 輸入一個 ASICII 碼，輸出 8 位像素，則地址可 以如下產生： Addr=IN * 12 + Y ，其中， IN 是輸入的 8位二進制 ASICII 碼， Y 為輸出該字符的第幾行數(shù)。 Y 的范圍是 0~7。 ROM 的地址構建成功后就可以從 ROM 讀取吉林農業(yè)大學本科畢業(yè)設計 20 數(shù)據了，但是 ROM 是并行輸出的，而 VGA 的三基色信號是串行輸出的，因此在這中間需要一個并串轉換才能得到最后需要顯示的信號。 VGA 與 FPGA 連接端口 VGA 與 FPGA 的連接端口如下圖 圖 連接端口圖 Fig. Ports map VGA 部分的管腳約束文件如下： NET VGA_RED LOC = H14 | IOSTANDARD = LVTTL | DRIVE = 8 | SLEW = FAST 。 NET VGA_GREEN LOC = H15 | IOSTANDARD = LVTTL | DRIVE = 8 | SLEW = FAST 。 NET VGA_BLUE LOC = G15 | IOSTANDARD = LVTTL | DRIVE = 8 | SLEW = FAST 。 NET VGA_HSYNC LOC = F15 | IOSTANDARD = LVTTL | DRIVE = 8 | SLEW = FAST 。 NET VGA_VSYNC LOC = F14 | IOSTANDARD = LVTTL | DRIVE = 8 | SLEW = FAST 。 值得注意的是在下載程序前要先在 ISE 軟件中選擇對應的芯片，管腳約束一定要編寫正確，否則實驗將沒有現(xiàn)象。 吉林農業(yè)大學本科畢業(yè)設計 21 PS2 鍵盤部分 PS2 部分是整個設計的另一個重點，首先介紹一下 PS2 鍵盤的插孔以及PS2 鍵盤的工作原理： PS2 鍵盤的引腳定義 PS2 鍵盤的引腳定義如下圖： 圖 PS2引腳 Fig. PS2pin PS2 鍵盤的工作原理 在剛才提到連接器上有四個有趣的管腳電源地、 +5V、數(shù)據和時鐘。 host （計算機）提供 +5V 并且鍵盤 /鼠標的地連接到 host 的電源地上。數(shù)據和時鐘都是集電極開路的，這就意味著它們通常保持高電平而且很容易下拉到地（邏輯 0） 任何你連接到 PS/2 鼠標、鍵盤或 host 的設備在時鐘和數(shù)據線上要有一個大的上拉電阻。臵 “0” 就把線拉低，臵 “1” 就讓線上浮成高電平。參考圖 中數(shù)據和時鐘線的一般接口結構。（注意：如果你打算使用象 PIC 這樣的微控制器，由于它們的 I/O 管腳是雙向的，你可以跳過晶體管和緩沖門，并且通用同一個管腳進行輸入和輸出。在這種組態(tài)情況下，要設臵管腳為輸入就寫入 1 使得電阻上拉線上的電平，要改變管腳為輸出就寫入 0 到那個管腳，把線路下拉到地） 吉林農業(yè)大學本科畢業(yè)設計 22 圖 集電極開路 Fig. Collector Open PS/2 鼠標和鍵盤履行一種雙向同步串行協(xié)議。換句話說，每次數(shù)據線上發(fā)送一位數(shù)據并且每在時鐘線上發(fā)一個脈沖就被讀入。鍵盤 /鼠標可以發(fā)送數(shù)據到主機，而主機也可以發(fā)送數(shù)據到設備，但主機總是在總線上有優(yōu)先權，它可以在任何時候抑制來自于鍵盤 /鼠標的通訊，只要把時鐘拉低即可。 從鍵盤 /鼠標發(fā)送到主機的數(shù)據在時鐘信號的下降沿（當時鐘從高變到低的時候）被讀取；從主機發(fā)送到鍵盤 /鼠標的數(shù)據在上升沿（當時鐘從低變到高的時候）被讀取。不管通訊的方向怎樣，鍵盤 /鼠標總是產生時鐘信號，如果主機要發(fā)送數(shù)據，它必須首先告訴設備開始產生時鐘信號，最大的時鐘頻率是 33kHz 而且大多數(shù)設備工作在 1020kHz。 如果你要制作一個 PS/2 設備我推薦你把頻率控制在 15kHz 左右這就意味著時鐘應該是高 40 微秒低 40 微秒 [5]。 PS2 鍵盤的數(shù)據結構 PS2的 所有數(shù)據安排在字節(jié)中，每個字節(jié)為一幀包含了 11— 12個位，這些位的含義如 表 ： 1 start is always 0 1 個起始位， 總是為 0 8 data bits,least significanr bir first 8 個數(shù)據位，低位總在前 1 parity bit(odd parity) 1 個校驗位，總是為 1 1stop bit. This is always 1 1 個停止位，總是為 1 1 acknowledge bit(Hosttodevice munication 一個應答位（僅在主機對設備的通訊吉林農業(yè)大學本科畢業(yè)設計 23 only) 中） 表 PS2數(shù)據結構 Form PS2 data structure 如果數(shù)據位中 包含偶數(shù)個 1， 校驗位就會臵 1；如果數(shù)據位中包含奇數(shù)個 1，校驗位就會臵 0。數(shù)據位中 1 的個數(shù)加上校驗位總是為奇數(shù)這（就是奇校驗）這是用來進行錯誤檢測的，但是由于時間的關系我沒有完成奇偶校驗。這也是這一模塊有待完善的一部分內容。 當主機發(fā)送數(shù)據給鍵盤 /鼠標時設備回送一個握手信號來應答數(shù)據包已經收到這個位不會出現(xiàn)在設備發(fā)送數(shù)據到主機的過程中 [5]。 PS2 鍵盤到主機的通信過程 數(shù)據和時鐘線都是集電極開路結構（正常保持高電平）。當鍵盤或鼠標等待發(fā)送數(shù)據時，它首先檢查時鐘以確認它是否是高電平。如果 不是，那么是主機抑制了通訊，設備必須緩沖任何要發(fā)送的數(shù)據直到重新獲得總線