【文章內(nèi)容簡介】 程下載，且能自動(dòng)識(shí)別。選擇不同的跳線 XK1(5V)、 XK2()、XK3()或 XK4()，可以對不同芯核典雅的 CPLD/FPGA器件進(jìn)行在系統(tǒng)編程和配置。 （ 2） D/A轉(zhuǎn)換模塊 使用 TLC7524芯片把數(shù)字量轉(zhuǎn)換為電流量，通過運(yùn)放轉(zhuǎn)換為電壓輸出。由于輸入的是數(shù)字量，最后輸出的是間斷的點(diǎn)電壓值，由于該芯片為高速 D/A轉(zhuǎn)換器件，在送出數(shù) 據(jù)很快的情況下看不出間斷點(diǎn)，為此可以利用 D/A完成任意波形發(fā)生器實(shí)驗(yàn)。為了產(chǎn)生比較好的波形，我們可以把輸出經(jīng)過實(shí)驗(yàn)箱的濾波模塊濾波產(chǎn)生更好的模擬信號(hào)。另外一點(diǎn)要注意的是運(yùn)放是 12V? 供電，在做實(shí)驗(yàn)時(shí)一定要打開該電源，否則沒有結(jié)果輸出。 （ 3）濾波模塊 湖北工業(yè)大學(xué)商貿(mào)學(xué)院畢業(yè)設(shè)計(jì) 8 對信號(hào)起高通、帶通、低通三種濾波作用，通過調(diào)節(jié)電位器 FW FW2的阻值可以改變截止頻率或中心頻率，為信號(hào)提供濾波工具。該模塊可對差模輸入信號(hào)進(jìn)行濾波，若是單端輸入，一端輸入信號(hào)而另一端接地。在對信號(hào)進(jìn)行濾波時(shí)，用 FW1和 FW2調(diào)節(jié)濾波效果。 湖北工業(yè)大學(xué)商貿(mào)學(xué)院畢業(yè)設(shè)計(jì) 9 4 VHDL語言基礎(chǔ) 概述 硬件描述語言的發(fā)展座至今已有幾十年的歷史，并已成功地應(yīng)用到系統(tǒng)的仿真、驗(yàn)證和設(shè)計(jì)、綜合等方面。目前常用的硬件描述語言有 VHDL、 VerilogHDL 、 ABEL等。其中 VerilogHDL起源于集成電路的設(shè)計(jì)， ABEL起源于可編程邏輯器件的設(shè)計(jì)，而 VHDL則起源于 VHSIC計(jì)劃，這是美國國防部于 1980年制定的，目標(biāo)是為下一代集成電路的設(shè)計(jì)和制造而定制一種新的描述方法。 VHSIC計(jì)劃和同期的 ARPAR（先進(jìn)的計(jì)算機(jī)體系結(jié)構(gòu)）計(jì)劃，成為后來信 息高速公路計(jì)劃的基礎(chǔ)。 VHDL的英文全稱為 VeryHighSpeed Integrated Circuit Hardware Description Language,是 IEEE標(biāo)準(zhǔn)化的硬件描述語言，并且已經(jīng)成為系統(tǒng)描述的國際公認(rèn)標(biāo)準(zhǔn)，得到眾多 EDA公司的支持。 VHDL有兩個(gè)標(biāo)準(zhǔn)版本，最早是在 1987年底， IEEE公布了 VHDL的標(biāo)準(zhǔn)版本 IEEE_1076。1993年， IEEE對 VHDL進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力方面擴(kuò)展了 VHDL的內(nèi)容，公布了新版本的 VHDL，即 IEEE標(biāo)準(zhǔn)的 1076－ 1993版本。這兩種版本在書寫格式上有細(xì)微的差別，不過絕大部分 EDA軟件都支持這兩種版本的書寫格式。 1997年，能夠同時(shí)描述數(shù)字和模擬集成電路的 VHDL語言標(biāo)準(zhǔn) ，即 VHDLAMS。 VHDL語言覆蓋面廣，描述能力強(qiáng)，能支持硬件的設(shè)計(jì)、驗(yàn)證、綜合和測試，是一種多層次的硬件描述語言。其設(shè)計(jì)描述可以是描述電路具體組成的結(jié)構(gòu)描述，也可以是描述電路功能的行為描述。這些描述可以從最抽象的系統(tǒng)級直到最精確的邏輯級，甚至門級。 運(yùn)用 VHDL語言設(shè)計(jì)系統(tǒng)一般采用自頂向下分層設(shè)計(jì)的方 法，首先從系統(tǒng)級功能設(shè)計(jì)開始，對系統(tǒng)高層模塊進(jìn)行行為描述和功能仿真。系統(tǒng)的功能驗(yàn)證完成后，將抽象的高層設(shè)計(jì)自頂向下逐級細(xì)化，直到與所用可編程邏輯器件相對應(yīng)的邏輯描述。 VHDL語言的特點(diǎn) VHDL是一種全方位的硬件描述語言，具有極強(qiáng)的描述能力，主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口，能支持系統(tǒng)行為級、寄存器傳輸級和邏輯門級三個(gè)不同層次的設(shè)計(jì)，支持結(jié)構(gòu)、數(shù)據(jù)流、行為三種描述形式的混合描述，覆蓋面廣，抽象能力強(qiáng)，因此在實(shí)際應(yīng)用中越來越廣泛。 除了含有許多具有硬件特征的語句外， VHDL的語言形式和描 述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級語言。 VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可是部分 ,及端口 )和內(nèi)部（或湖北工業(yè)大學(xué)商貿(mào)學(xué)院畢業(yè)設(shè)計(jì) 10 稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL系統(tǒng)設(shè)計(jì)的基本特點(diǎn)。 應(yīng)用 VHDL進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)是多方面的： （ 1）作為硬件描述語言的第一個(gè)國際標(biāo)準(zhǔn)， VHDL具有很強(qiáng)的可移植性。 （ 2）與其他的 硬件描述語言相比， VHDL具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語言。強(qiáng)大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。 （ 3） VHDL豐富的仿真語句和庫函數(shù)，隨時(shí)可對設(shè)計(jì)進(jìn)行仿真模擬，因而能將設(shè)計(jì)中邏輯上的錯(cuò)誤消滅在組裝之前，在大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)功能的可行性。 （ 4） VHDL語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。符合市場需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個(gè)代發(fā)組共同并 行工作才能實(shí)現(xiàn)。 （ 5）對于用 VHDL完成的一個(gè)確定的設(shè)計(jì)，可以利用 EDA工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)的把 VHDL描述設(shè)計(jì)轉(zhuǎn)變成門級網(wǎng)表。 （ 6） VHDL對設(shè)計(jì)的描述具有相對獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。 （ 7） VHDL用源代碼描述來進(jìn)行復(fù)雜控制邏輯的設(shè)計(jì)，靈活又方便，同時(shí)也便于設(shè)計(jì)結(jié)果的交流、保存和重用。 在本設(shè)計(jì)中采用 VHDL（ VHSIC Hardware Description Language）語言進(jìn)行設(shè)計(jì)輸入具有很多好處：作為一處標(biāo)準(zhǔn) 的硬件描述語言， VHDL已在 ASIC及 PLD設(shè)計(jì)中不斷得到推廣，它有良好的可移植性和靈活性，對電路參數(shù)的修改和電路性能的模擬也較為方便，尤其在描述很復(fù)雜的電路時(shí)比原理圖輸入法的優(yōu)越性更大。例如，當(dāng)我們要改變校驗(yàn)符號(hào)的數(shù)量或多項(xiàng)式時(shí)，若采用 VHDL語言輸入法，只需修改少量的 VHDL語言源代碼即可，而若采用原理圖輸入的方法，則改動(dòng)起來就顯得十分麻煩。 VHDL語言編程概述 VHDL程序的總體結(jié)構(gòu) 一般而言，一個(gè)相對完整的 VHDL語言程序（或稱為設(shè)計(jì)實(shí)體）至少應(yīng)三個(gè)基本組成部分：①庫（ Library）、程序包（ Package）使用說明；②實(shí)體（ Entity）說明；③實(shí)體對湖北工業(yè)大學(xué)商貿(mào)學(xué)院畢業(yè)設(shè)計(jì) 11 應(yīng)的結(jié)構(gòu)體（ Architecture）說明。其中，庫、程序包使用說明用于打開（調(diào)用）本設(shè)計(jì)實(shí)體將要用到的庫、程序包；實(shí)體說明用于描述該設(shè)計(jì)實(shí)體與外界的接口信號(hào)說明，是可視部分；結(jié)構(gòu)體說明用于描述該設(shè)計(jì)實(shí)體內(nèi)部工作的邏輯關(guān)系，是不可視部分。在一個(gè)實(shí)體中，允許含有一個(gè)或多個(gè)結(jié)構(gòu)體，而在每一個(gè)結(jié)構(gòu)體中又可以含有一個(gè)或多個(gè)進(jìn)程以及其他的語句。根據(jù)需要，實(shí)體還可以有配置說明語句。配置說明語句主要用于以層次化的方式對特定的設(shè)計(jì)實(shí)體進(jìn)行元件例 化，或是為實(shí)體選定某個(gè)特定的結(jié)構(gòu)體。圖 41顯示出了VHDL程序設(shè)計(jì)中比較全面的組成結(jié)構(gòu)。 VHDL語言的總體結(jié)構(gòu)一般是： LIBRARY IEEE； USE 。 USE 。 USE 。 ENTITY 實(shí)體名 IS [端口說明 ]； END 實(shí)體名 ； ARCHITECTURE 構(gòu)造體名 OF 實(shí)體名 IS [定義語句 ]內(nèi)部信號(hào)、常數(shù)、數(shù)據(jù)類型、函數(shù)等的定義 ； BEGIN [并行處理語句 ]； END 構(gòu)造體名 ； 在程序開始的地方引用了 IEEE庫 ， 3個(gè) USE語句使得調(diào)用該庫的 VHDL設(shè)計(jì)可以使用程序包 STD_LOGIC_116 STD_LOGIC_ARITH和 STD_LOGIC_UNSIGNED中預(yù)定義的內(nèi)容。 STD_LOGIC_1164程序包 ， 其中預(yù)定義的內(nèi)容為 STD_LOGIC,STD_LOGIC_VECTOR等數(shù)據(jù)類型 ， 及一些數(shù)據(jù)類型的轉(zhuǎn)換函數(shù) 。 STD_LOGIC_ARITH程序包 ， 其中預(yù)定義的內(nèi)容為有符號(hào)和無符號(hào)類型 ， 以及基于這些類型的算術(shù)運(yùn)算。 STD_LOGIC_UNSIGNED程序包，其中預(yù)定義的內(nèi)容為基于 STD_LOGIC和 STD_LOGIC_VECTOR的無符號(hào)的算術(shù)運(yùn)算。由于在程序中最常用到的數(shù)據(jù)類型就是標(biāo)準(zhǔn)數(shù)據(jù)類型，所以一般都將以上的引用語句寫在程序的最前面。這樣在程序中就可以方便地對標(biāo)準(zhǔn)數(shù)據(jù)類型進(jìn)行操作。 湖北工業(yè)大學(xué)商貿(mào)學(xué)院畢業(yè)設(shè)計(jì) 12 實(shí)體設(shè)計(jì)概述 實(shí)體（ entity）是一個(gè)設(shè)計(jì)實(shí)體的表層設(shè)計(jì)單元，其功能是對這個(gè)設(shè)計(jì)實(shí)體與外部電路進(jìn)行接口描述它規(guī)定了設(shè)計(jì)單元的輸入輸出接口信號(hào)和引腳，是設(shè)計(jì)實(shí)體與外界的一個(gè)通信界面。 ⑴ 實(shí)體語句結(jié)構(gòu) 實(shí)體說明單元的常用語句結(jié) 構(gòu)如下： entity 實(shí)體名 is [generic(類屬表 )； ] [port(端口表 )。] end entity 實(shí)體名； 實(shí)體說明單元必須以語句 “entity 實(shí)體名 is”開始，以語句 “end entity 實(shí)體名； ”結(jié)束，其中的實(shí)體名是設(shè)計(jì)者自己給設(shè)計(jì)實(shí)體的命名，可供其他設(shè)計(jì)實(shí)體對其進(jìn)行調(diào)用時(shí)使用（考慮到 MAX+PLUSII要求源程序文件的名字與實(shí)體名必須一致，因此建議各個(gè)源程序文件的命名均與實(shí)體名一致）。中間在方括號(hào)內(nèi)的語句描述，在特定的情況下并非時(shí)必須的。例如構(gòu)建在 VHDL仿真測 試平臺(tái)時(shí)就不需要方括號(hào)中的語句。 ⑵ 類屬說明語句 類屬（ generic）參量是一種端口界面常數(shù)，通常以一種說明的形式放在實(shí)體或塊結(jié)構(gòu)體前的說明部分。類屬為所說明的環(huán)境提供了一種靜態(tài)信息通道，類屬的值可以由設(shè)計(jì)實(shí)體外部提供。因此，設(shè)計(jì)者可以從外面通過類屬參量的重新設(shè)定而方便地改變一個(gè)設(shè)計(jì)實(shí)體或一個(gè)元件的內(nèi)部電路結(jié)構(gòu)和規(guī)模，而不需要修改實(shí)體內(nèi)部程序。 類屬說明的一般書寫格式如下： generic([常數(shù)名；數(shù)據(jù)類型 [：設(shè)定值 ]]{；常數(shù)名；數(shù)據(jù)類型 [：設(shè)定值 ]})； ⑶ 端口說明 由 port引導(dǎo)的端口說明語句是對于一個(gè)設(shè)計(jì)實(shí)體界面的說明。實(shí)體端口說明的一般書寫格式如下： port(端口名：端口模式 數(shù)據(jù)類型； {端口名：端口模式 數(shù)據(jù)類型 })； 其中，端口名是設(shè)計(jì)者為實(shí)體的每一個(gè)對外通道所取得名字；端口模式是指這些通道上的數(shù)據(jù)流動(dòng)方式，如輸入或輸出等；數(shù)據(jù)類型是指端口上流動(dòng)的數(shù)據(jù)的表達(dá)格式。由于VHDL是一種強(qiáng)類型語言，它對語句中的所有操作數(shù)的數(shù)據(jù)類型都有嚴(yán)格的規(guī)定。一個(gè)實(shí)湖北工業(yè)大學(xué)商貿(mào)學(xué)院畢業(yè)設(shè)計(jì) 13 體通常有一個(gè)或多個(gè)端口，端口類似于原理圖部件符號(hào)上的管腳。實(shí)體與外界交流的信息必須通過端口通道流入或流出。 IEEE1076標(biāo)準(zhǔn)包中定義了 4種常用的端口模式，各端口模式的功能及符號(hào) 在實(shí)際的數(shù)字集成電路中， in相當(dāng)于只允許輸入的引腳， out相當(dāng)于只允許輸出的引腳，buffer相當(dāng)于帶輸出緩沖器并可以回讀的引腳（與三態(tài)引腳不同），而 inout相當(dāng)于雙向引腳。 結(jié)構(gòu)體設(shè)計(jì)概述 結(jié)構(gòu)體（ architecture）是用于描述設(shè)計(jì)實(shí)體的內(nèi)部結(jié)構(gòu)及實(shí)體端口間的邏輯關(guān)系。結(jié)構(gòu)體內(nèi)部構(gòu)造的描述層次和描述內(nèi)容可以用圖 43來說明。一般而言，一個(gè)完整的結(jié)構(gòu)體由以下兩個(gè)基層次組成： 1 對數(shù)據(jù)類型、常數(shù)、信號(hào)、子程序和元件等元素的說明部分 ； 2 以行為、數(shù)據(jù)流、結(jié)構(gòu)描述方式表達(dá)實(shí)體邏輯行為或功能的描述語句 。 結(jié)構(gòu)體將具體實(shí)現(xiàn)一個(gè)實(shí)體。每個(gè)實(shí)體可以由多個(gè)機(jī)構(gòu)體，每個(gè)結(jié)構(gòu)體對應(yīng)著實(shí)體的不同結(jié)構(gòu)和算法的實(shí)現(xiàn)方案，其間的各個(gè)結(jié)構(gòu)的地位是同等的，但同一結(jié)構(gòu)體不能為不同的實(shí)體所擁有。結(jié)構(gòu)體不能單獨(dú)存在，它必須有一個(gè)界面說明，即對應(yīng)著一個(gè)實(shí)體。對于具有多個(gè)結(jié)構(gòu)體的實(shí)體，必須用配置（ configuration）語句指明實(shí)際用于綜合的結(jié)構(gòu)體和用于仿真的結(jié)構(gòu)體。在電路中，如果實(shí)體代表一個(gè)器件符號(hào)，則結(jié)構(gòu)體描述了這個(gè)符號(hào)的內(nèi)部行為。當(dāng)把這個(gè)符號(hào)例化成一個(gè)實(shí)際的器 件安裝到電路上時(shí)，則需配置語句為這個(gè)例化的器件指定一個(gè)結(jié)構(gòu)體（即指定一種實(shí)現(xiàn)方案），或由編譯器自動(dòng)選定一個(gè)默認(rèn)的結(jié)構(gòu)體。 ⑴結(jié)構(gòu)體的一般語句格式 結(jié)構(gòu)體的語句格式如下： architecture 結(jié)構(gòu)體名 of 實(shí)體名 is [說明語句 ] begin [功能描述語句 ] end architecture 結(jié)構(gòu)體名； 其中，實(shí)體名必須與設(shè)計(jì)實(shí)體名一致，而結(jié)構(gòu)體名可以由設(shè)計(jì)者自己選擇，但當(dāng)一個(gè)實(shí)體具有多個(gè)結(jié)構(gòu)體時(shí)，結(jié)構(gòu)體的取名不可重復(fù)。 ⑵結(jié)構(gòu)體說明語句 湖北工業(yè)大學(xué)商貿(mào)學(xué)院畢業(yè)設(shè)計(jì) 14 結(jié)構(gòu)體中的說明語句是對結(jié)構(gòu)體的功能 描述語句中將要用到的信號(hào)（ signal）、數(shù)據(jù)類型（ type）、常數(shù)（ constant）、元件（ pon