【正文】 個(gè)結(jié)構(gòu)體中又可以含有一個(gè)或多個(gè)進(jìn)程以及其他的語句。 VHDL語言編程概述 VHDL程序的總體結(jié)構(gòu) 一般而言，一個(gè)相對完整的 VHDL語言程序（或稱為設(shè)計(jì)實(shí)體）至少應(yīng)三個(gè)基本組成部分：①庫（ Library）、程序包（ Package）使用說明；②實(shí)體（ Entity）說明；③實(shí)體對湖北工業(yè)大學(xué)商貿(mào)學(xué)院畢業(yè)設(shè)計(jì) 11 應(yīng)的結(jié)構(gòu)體（ Architecture）說明。 在本設(shè)計(jì)中采用 VHDL（ VHSIC Hardware Description Language）語言進(jìn)行設(shè)計(jì)輸入具有很多好處：作為一處標(biāo)準(zhǔn) 的硬件描述語言， VHDL已在 ASIC及 PLD設(shè)計(jì)中不斷得到推廣，它有良好的可移植性和靈活性，對電路參數(shù)的修改和電路性能的模擬也較為方便，尤其在描述很復(fù)雜的電路時(shí)比原理圖輸入法的優(yōu)越性更大。 （ 6） VHDL對設(shè)計(jì)的描述具有相對獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。符合市場需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個(gè)代發(fā)組共同并 行工作才能實(shí)現(xiàn)。 （ 3） VHDL豐富的仿真語句和庫函數(shù)，隨時(shí)可對設(shè)計(jì)進(jìn)行仿真模擬，因而能將設(shè)計(jì)中邏輯上的錯(cuò)誤消滅在組裝之前，在大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)功能的可行性。 （ 2）與其他的 硬件描述語言相比， VHDL具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語言。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL系統(tǒng)設(shè)計(jì)的基本特點(diǎn)。 VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可是部分 ,及端口 )和內(nèi)部（或湖北工業(yè)大學(xué)商貿(mào)學(xué)院畢業(yè)設(shè)計(jì) 10 稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。 VHDL語言的特點(diǎn) VHDL是一種全方位的硬件描述語言，具有極強(qiáng)的描述能力，主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口，能支持系統(tǒng)行為級、寄存器傳輸級和邏輯門級三個(gè)不同層次的設(shè)計(jì)，支持結(jié)構(gòu)、數(shù)據(jù)流、行為三種描述形式的混合描述，覆蓋面廣，抽象能力強(qiáng)，因此在實(shí)際應(yīng)用中越來越廣泛。 運(yùn)用 VHDL語言設(shè)計(jì)系統(tǒng)一般采用自頂向下分層設(shè)計(jì)的方 法，首先從系統(tǒng)級功能設(shè)計(jì)開始，對系統(tǒng)高層模塊進(jìn)行行為描述和功能仿真。其設(shè)計(jì)描述可以是描述電路具體組成的結(jié)構(gòu)描述，也可以是描述電路功能的行為描述。 1997年，能夠同時(shí)描述數(shù)字和模擬集成電路的 VHDL語言標(biāo)準(zhǔn) ，即 VHDLAMS。1993年， IEEE對 VHDL進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力方面擴(kuò)展了 VHDL的內(nèi)容，公布了新版本的 VHDL，即 IEEE標(biāo)準(zhǔn)的 1076－ 1993版本。 VHDL的英文全稱為 VeryHighSpeed Integrated Circuit Hardware Description Language,是 IEEE標(biāo)準(zhǔn)化的硬件描述語言，并且已經(jīng)成為系統(tǒng)描述的國際公認(rèn)標(biāo)準(zhǔn)，得到眾多 EDA公司的支持。其中 VerilogHDL起源于集成電路的設(shè)計(jì)， ABEL起源于可編程邏輯器件的設(shè)計(jì)，而 VHDL則起源于 VHSIC計(jì)劃，這是美國國防部于 1980年制定的，目標(biāo)是為下一代集成電路的設(shè)計(jì)和制造而定制一種新的描述方法。 湖北工業(yè)大學(xué)商貿(mào)學(xué)院畢業(yè)設(shè)計(jì) 9 4 VHDL語言基礎(chǔ) 概述 硬件描述語言的發(fā)展座至今已有幾十年的歷史，并已成功地應(yīng)用到系統(tǒng)的仿真、驗(yàn)證和設(shè)計(jì)、綜合等方面。該模塊可對差模輸入信號進(jìn)行濾波，若是單端輸入，一端輸入信號而另一端接地。另外一點(diǎn)要注意的是運(yùn)放是 12V? 供電，在做實(shí)驗(yàn)時(shí)一定要打開該電源，否則沒有結(jié)果輸出。由于輸入的是數(shù)字量，最后輸出的是間斷的點(diǎn)電壓值，由于該芯片為高速 D/A轉(zhuǎn)換器件，在送出數(shù) 據(jù)很快的情況下看不出間斷點(diǎn)，為此可以利用 D/A完成任意波形發(fā)生器實(shí)驗(yàn)。選擇不同的跳線 XK1(5V)、 XK2()、XK3()或 XK4()，可以對不同芯核典雅的 CPLD/FPGA器件進(jìn)行在系統(tǒng)編程和配置。 (2) ZY11EDA13BE實(shí)驗(yàn)系統(tǒng)主板組成 通用編程模塊、液晶顯示模塊、數(shù)碼顯示模塊、 A/D、 D/A轉(zhuǎn)換模塊、 LED顯示模塊、數(shù)字可調(diào)信號源、濾波模塊、信號調(diào)節(jié)模塊、邏輯筆模塊、配置模塊、模式選擇模塊、模擬信號源、 44? 鍵盤模塊、開關(guān)按鍵模塊、電源模塊、分立元件模塊、喇叭模塊、 I/O口插孔、核心芯片 A、適配板 B插座、適配板 C插座、 40PIN插座。主板是一個(gè)標(biāo)準(zhǔn)配置系統(tǒng)，是一個(gè)最簡 EDA工具系統(tǒng)，包含了核心芯片A(EP1K30QC208),在主板系統(tǒng)基礎(chǔ)上擴(kuò)展了不同系統(tǒng)，比如主板 +單片機(jī) +擴(kuò)展板構(gòu)成單片機(jī)系統(tǒng)，以及主板 +擴(kuò)展 CPLD/FPGA等多重系統(tǒng)。出租車停止乘客下車后，按下復(fù)位信號 stop，則所有計(jì)數(shù)器復(fù)位。若 start為 1，則是行駛狀態(tài)，計(jì)程器開始計(jì)數(shù)，當(dāng)路程超過三公里時(shí)，計(jì)費(fèi)器開始累加，按 2元每公里計(jì)算，計(jì)程器則繼續(xù)，否則計(jì)費(fèi)器不變。 出租車計(jì)價(jià)器系統(tǒng)工作流程圖 對出租車計(jì)價(jià)器系統(tǒng)的工作進(jìn)行分析，即出租車計(jì)價(jià)器工作流程圖如下圖所示 圖 出租車載客后，啟動(dòng)計(jì)費(fèi)器，整個(gè)系統(tǒng)開始工作，進(jìn)入初始化狀態(tài)，即計(jì)程從 0開始，計(jì)費(fèi)從 8開始。 車速 計(jì)數(shù)器 1 計(jì)數(shù)器 2 計(jì)數(shù)器 3 計(jì)數(shù)器 4 動(dòng)態(tài) 掃描 路電 片選 mux 進(jìn)位 進(jìn)位 計(jì)數(shù)器 5 湖北工業(yè)大學(xué)商貿(mào)學(xué)院畢業(yè)設(shè)計(jì) 6 3. 計(jì)數(shù)器 2， 3，分別為車費(fèi)十位，個(gè) 位數(shù)值，計(jì)數(shù)器 4為車費(fèi)小數(shù)點(diǎn)后兩位數(shù)值。 2. 計(jì)數(shù)器 5，為十進(jìn)制計(jì)數(shù)器，預(yù)置數(shù)為車行起步里程三公里，計(jì)數(shù)脈沖為計(jì)數(shù)器 1的進(jìn)位信號。 出租車計(jì)價(jià)器計(jì)費(fèi)器的結(jié)構(gòu)框圖如下圖所示。 湖北工業(yè)大學(xué)商貿(mào)學(xué)院畢業(yè)設(shè)計(jì) 5 2 出租車計(jì)價(jià)器系統(tǒng)的總體設(shè)計(jì) 系統(tǒng)總體設(shè)計(jì)要求 本文將利用 VHDL語言設(shè)計(jì)一個(gè)出租車計(jì)價(jià)器的計(jì)費(fèi)系統(tǒng)，具體要求如下： 1 行程三 公里之內(nèi)，起步價(jià) 6元； 2 三公里之外，每公里 1元，車停止不計(jì)費(fèi)； 3 能顯示行駛公里數(shù)，計(jì)費(fèi)器費(fèi)用； 4 計(jì)價(jià)范圍 0—，計(jì)價(jià)分辨率為 ，行程范圍為 0——，分辨率為 公里。方案二將所有的 器件集成在一塊芯片上，體積大大減少的同時(shí)還提高了穩(wěn)定性，并且可應(yīng)用于 EDA軟件仿真，調(diào)試，易于進(jìn)行功能擴(kuò)展，外圍電路少，采用硬件邏輯電路的實(shí)現(xiàn)，其最大的優(yōu)點(diǎn)是穩(wěn)定性好，抗干 擾能力強(qiáng)，非常適合做為出租車的計(jì)價(jià)器系統(tǒng)的控制核心。 方案二：用 FPGA（可編程門列陣）實(shí)現(xiàn)：利用硬件描述語言編程，仿真調(diào)試后下載到可編程邏輯器件（ CPLD）上實(shí)現(xiàn)。 方案比較 方案一：用單片機(jī)實(shí)現(xiàn)：通過軟件編程，仿真，調(diào)試，符合要求后將程序用編程器械如單片機(jī)芯片中。 VHDL是采用可編程邏輯器件通過對器件內(nèi)部的設(shè)計(jì)來實(shí)現(xiàn)系統(tǒng)功能的，是一種基于芯片的設(shè)計(jì)方法，介紹了該系統(tǒng)和關(guān)鍵的設(shè)計(jì)結(jié)果。 設(shè)計(jì)方法 湖北工業(yè)大學(xué)商貿(mào)學(xué)院畢業(yè)設(shè)計(jì) 4 本文將使用硬件描述語言 VHDL設(shè)計(jì)出租車計(jì)價(jià)器系統(tǒng)。 出租車計(jì)價(jià)器設(shè)計(jì)的主要內(nèi)容 設(shè)計(jì)一個(gè)出租車計(jì)價(jià)器，計(jì)費(fèi)包括起步價(jià)，行車?yán)锍逃?jì)數(shù)，暫停不計(jì)費(fèi)。其焊接處稱為霍爾電極，且電極寬度與長度之比要小于 ，否則影像輸出。其焊接處稱為控制電流極（或稱激勵(lì)電極），要求焊接處接觸電阻很小，并呈純電阻?；魻柶且粔K矩形半導(dǎo)體單晶薄片。 現(xiàn)在市面上使用的出租車計(jì) 價(jià)器傳感器較多采用耐高溫的霍爾元件，使計(jì)價(jià)器即使在任何惡劣條件下仍能保持正常工作狀態(tài)。隨著電子技術(shù)的發(fā)展以及對計(jì)價(jià)器的不斷改進(jìn)和完善，便產(chǎn)生了諸多的附加功能。它的功能也在不斷完善。此 時(shí)它在計(jì)程的同時(shí)還完成計(jì)價(jià)的工作。隨著科學(xué)技的發(fā)展，產(chǎn)生了第二代計(jì)價(jià)器。現(xiàn)今我國生產(chǎn)計(jì)價(jià)器的企業(yè)有上百家，主要集中在北京，上海，沈陽和廣州等地。多年來國內(nèi)普遍使用的計(jì)價(jià)器只具備單一的脊梁功能。 通過對以上文獻(xiàn)的分析及綜合，得到了本設(shè)計(jì)的設(shè)計(jì)思路和設(shè)計(jì)框圖，并通過編程，進(jìn)行仿真來實(shí)現(xiàn)出租車計(jì)價(jià)器的功能。 本設(shè)計(jì)是基于 vhdl進(jìn)行編程，然后在 max+pus2進(jìn)行波形仿真，對主題 FPGA的設(shè)計(jì)書本《數(shù)字邏輯 eda設(shè)計(jì)與實(shí)踐》，劉昌華是這樣描述的： “該電路的核 心就是技術(shù)分頻電路，通過 vhdl語言的順序語句 ifthenelse根據(jù)一個(gè)或者一組條件來選擇某一特定的執(zhí)行通道，生成計(jì)費(fèi)數(shù)據(jù)里程數(shù)據(jù)等等。用到 8個(gè)數(shù)碼管， 4個(gè)用來顯示路程，單位是公里即 km，另外四個(gè)用來顯示費(fèi)用，單位是人名幣元。 七段譯碼器模塊顯示模塊：即通過選擇將出租車的行駛路程數(shù)，費(fèi)用通 過數(shù)碼管進(jìn)行顯示。 小數(shù)點(diǎn)控制模塊：因?yàn)槁烦?，出租車費(fèi)用不可能全是整數(shù)，所以有小數(shù)位，那對應(yīng)就要在數(shù)碼管上顯示小數(shù)點(diǎn)，本模塊就是專門起到控制小數(shù)點(diǎn)的作用。 片選模 塊：本系統(tǒng)中有兩片選模塊，其中一個(gè)也可叫動(dòng)態(tài)掃描模塊。計(jì)費(fèi)模塊是對路程的計(jì)算得到的費(fèi)用。文獻(xiàn)《計(jì)算機(jī)技術(shù)與發(fā)展》第 12期的文章《出租車幾家系統(tǒng)的設(shè)計(jì)》和《計(jì)算機(jī)與信息技術(shù)》第九期的文章《多功能出租車計(jì)價(jià)器的設(shè)計(jì)》中對計(jì)程模塊是這樣寫的：根據(jù)提供的時(shí)鐘信號，計(jì)算車租車所行駛的里程數(shù)。 本設(shè)計(jì)是對出租車計(jì)價(jià)器的四個(gè)模塊進(jìn)行分析的，并結(jié)合相關(guān)文獻(xiàn)，對其中提到的以下四個(gè)模塊的設(shè)計(jì)進(jìn)行了總結(jié)，綜述如下： 計(jì)費(fèi)和路程計(jì)算模塊：計(jì)程模塊可以說是此系統(tǒng)中的重中之重，因?yàn)橛?jì)費(fèi)的主體 是路程在占主導(dǎo)因素的，因此此模塊的設(shè)計(jì)要非常的仔細(xì)和精確。第一種方式的缺點(diǎn)既所設(shè)計(jì)的整體電路規(guī)模較大，所用的器件較多，造成故障率高，導(dǎo)致計(jì)價(jià)器不夠準(zhǔn)確；而基于單片機(jī)的設(shè)計(jì)，雖然其有著開發(fā)及制作成本低，能較大程度的利用資源，但其外圍電路較多，且調(diào)試復(fù)雜，抗干擾能力差，也導(dǎo)致計(jì)價(jià)器不夠準(zhǔn)確。 本文是在 vhdl的基礎(chǔ)上對出租車計(jì) 價(jià)器進(jìn)行設(shè)計(jì)來實(shí)現(xiàn)其基本功能的。一種功能完備，簡單易用，計(jì)量準(zhǔn)確的出租車計(jì)價(jià)器是加強(qiáng)出租車行業(yè)管理，提高服務(wù)質(zhì)量的必需品。s civilization. In this paper the VHDL (connected with High Speed had done Hardware are Language) can solve the above problem, because of this design is described by VHDL Language as a design method of Hardware, using the topdown design ideas, get a taxi pricing system Hardware structure, software by Max plus2 + piler and download in the simulation results of the design and key waveforms. After the experiment box on hardware tested 湖北工業(yè)大學(xué)商貿(mào)學(xué)院畢業(yè)設(shè)計(jì) III prior taxi cab pricing system is the basic function of the meter. This article first introduced the meaning and taxi control system development status and the characteristics of the language of VHDL, then introduces the design of the control system of the taxi, design ideas, and presents the overall design, through the analysis of the block diagram of the draw detailed modules circuit chart and write program source code, will in plus2 + Max piled on software simulation, waveform basic ply with the design requirements. Keywords: VHDL language auto meter plus2 + Max 湖北工業(yè)大學(xué)商貿(mào)學(xué)院畢業(yè)設(shè)計(jì) IV