【文章內(nèi)容簡(jiǎn)介】 庫(kù) Max+plusⅡ有著豐富的數(shù)據(jù)庫(kù)單元提供給設(shè)計(jì)者調(diào)用，其中包括多種最新的參數(shù)化的兆功能（ MageFunction）和很多特殊邏輯功能（ MacroFunction）以及 74系列所需全部器件。 （ 6）和結(jié)構(gòu)無(wú)關(guān) Max+plusⅡ系統(tǒng)的 Complier 支持 Altera 公司的 MAX9000、 FLEX6000、 FLEX8000、Classic、 MAX5000、 MAX7000和 FLEX10K可編程的邏輯器件，形成世界上僅有的真正的和結(jié)構(gòu)沒(méi)有關(guān)系的可編程邏輯設(shè)計(jì)的環(huán)境。 （ 7）完全集成化 Max+plusⅡ的文本輸入、處理與檢驗(yàn)驗(yàn)功能全部都在統(tǒng)一的開發(fā)環(huán)境下完成，這樣既能加快動(dòng)態(tài)調(diào)試，又可以減少開發(fā)所需要的周期。 FPGA（ Field－ Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在 PAL、 GAL、CPLD等可 編程器 件的基礎(chǔ)上進(jìn)一 步發(fā)展的產(chǎn)物。 現(xiàn)在 EDA技術(shù)的基本特征是用高級(jí)語(yǔ)言描述，并且具有系統(tǒng)級(jí)仿真和綜合能力 [10]。 電子設(shè)計(jì)自動(dòng)化簡(jiǎn)稱 EDA，在 20世紀(jì) 90年代初從計(jì)算機(jī)輔助設(shè)計(jì)、輔助制造、輔助測(cè)試和輔助工程這幾個(gè)概念發(fā)展而來(lái)的 [11]?，F(xiàn)在 EDA技術(shù)的基本就是以計(jì)算機(jī)為工具，設(shè)計(jì)人員在 EDA東海科學(xué)技術(shù)學(xué)院本科生畢業(yè)論文 6 軟件的平臺(tái)上，采用高級(jí)硬件描述的語(yǔ)言 VHDL 完成設(shè)計(jì)所需的文件，由計(jì)算機(jī)自動(dòng)地來(lái)完成邏輯的編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線這些功能，再進(jìn)行系統(tǒng)仿真 [12]。 EDA技術(shù)是一種以計(jì)算機(jī)為基礎(chǔ)核心的工作平臺(tái)，是利用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)等多種應(yīng)用學(xué)科的最新成果 [13]。 FPGA 的一個(gè)明顯的特點(diǎn)是它有一個(gè)窄輸入的邏輯單元，使用的是分布式互連的方案。 FPGA的工作原理 ： FPGA采取了 邏 輯單元 陣列 LCA（ Logic Cell Array）這樣的一個(gè)概念，內(nèi)部由三部分組成，包括輸出輸入模塊 IOB（ Input Output Block）、可配置邏輯模塊CLB（ Configurable Logic Block）和內(nèi)部連線（ Interconnect）?，F(xiàn)場(chǎng)可編程門陣列（ FPGA）是可 編程器 件，它和傳統(tǒng)邏輯 電路 以及門陣列（比如 PAL， GAL 及 CPLD 器件）比較， FPGA是具有不同的結(jié)構(gòu)。 FPGA 是用非常小型的查找表法（ 16 1RAM）來(lái)實(shí)現(xiàn)組合邏輯的，每一個(gè)查找表都要連接到一個(gè) D觸發(fā)器 的輸入端，觸發(fā)器用來(lái)驅(qū)動(dòng)其他的邏輯電路或是驅(qū)動(dòng) I/O，這樣就構(gòu)成了既能實(shí)現(xiàn)組合邏輯電路的功能，同時(shí)又能實(shí)現(xiàn)時(shí)序邏輯電路功能的基本 單元 模塊，這些模塊之間都是運(yùn)用金屬連接線相互連接或是連接到 I/O 模塊上去的。 FPGA 的邏輯是向自身內(nèi)靜態(tài) 儲(chǔ)存單元 加載編程數(shù)據(jù)來(lái)實(shí)現(xiàn)的，存儲(chǔ)器單元中儲(chǔ)存的值決定了 邏輯單元 的邏輯功能及各個(gè)模塊之間或者是模塊與 I/O 之間的連接方式，并且能夠最終決定 FPGA 所能夠?qū)崿F(xiàn)的功能 ， FPGA 允許的編程沒(méi)有次數(shù)限制。 一片 FPGA 就可以實(shí)現(xiàn)邏輯功能十分復(fù)雜的邏輯部件甚至一個(gè)小型數(shù)字系統(tǒng)。如果將 FPGA引入到數(shù)據(jù)采集系統(tǒng)中，無(wú)疑會(huì)使系統(tǒng)的體積更加小巧，其性能更加優(yōu)越 [14]。 FPGA內(nèi)部邏輯設(shè)計(jì)的功能分為掃描模塊，編碼模塊，控制模塊和 FIFO RAM模塊。因?yàn)镕PGA 基于 RAM 工藝技術(shù)，該器件在使用前需要從 外部加載配置數(shù)據(jù)，需要一個(gè)外置存儲(chǔ)器保存信息，采用可編程的串行配置器件，供電電壓為 。 FPGA是一種可編程邏輯器件，它具有良好性能、極高的密 度和極大的靈活性，外圍電路具有簡(jiǎn)單可 靠等特性。解析數(shù)據(jù)流和操作的復(fù)雜應(yīng)用必須要求大量的觸發(fā)器，有利于用來(lái)作暫態(tài)數(shù)據(jù)存儲(chǔ)器和流水線寄存器以及寬計(jì)數(shù)器和大規(guī)模狀態(tài)機(jī)矢量 [15]。比如，一片 FPGA芯片就可替代幾片甚至幾十片標(biāo)準(zhǔn)器件，其用戶可用 I/O引腳數(shù)目多達(dá)數(shù)百條 [16]。 我們?cè)跒橐粋€(gè)特定的應(yīng)用選擇 FPGA的時(shí)候，還有一些問(wèn)題需要仔細(xì)得考慮過(guò)。當(dāng)然為了能夠滿足這個(gè)特定的應(yīng)用，先應(yīng)該考慮的是 FPGA的內(nèi)部配置， FPGA的邏輯資源包括時(shí)鐘分配單元、嵌入的存儲(chǔ)器和多功能的 I/O 單元，一般情況下，即使具有相同的邏輯資源的FPGA，但是它們所能產(chǎn)生的內(nèi) 部配置并不一定是相同的。因此選擇好一個(gè)合適的又具有足夠的邏輯資源和 I/O 引腳資源的 FPGA，其內(nèi)部一些關(guān)鍵資源的有無(wú)對(duì)一個(gè)特定的設(shè)計(jì)是否可能實(shí)現(xiàn)，對(duì)下一步的設(shè)計(jì)來(lái)說(shuō)顯得尤為重要了。一個(gè)是進(jìn)行設(shè)計(jì)的邏輯化簡(jiǎn)，再邏輯優(yōu)化，再合并，最后是邏輯分割 [17]。如果將 FPGA 引入到數(shù)據(jù)采集系統(tǒng)中，無(wú)疑會(huì)使系統(tǒng)的體積更加小巧，其性能更加優(yōu)越 [18]。 FPGA的優(yōu)點(diǎn)有以下幾點(diǎn)： 引腳多 FPGA中除了個(gè)別的幾個(gè)引腳以外，大部分引腳都與可編程的輸入 /輸出模塊 IOB相連，都可以根據(jù)需要設(shè)置成輸入端或者輸出端。這樣一來(lái)， FPGA 器件的最大可能的輸入端數(shù)和輸出端數(shù)要比同等規(guī)模的 EPLD多很多，在應(yīng)用方面也來(lái)得比較得心應(yīng)手。 東?？茖W(xué)技術(shù)學(xué)院本科生畢業(yè)論文 7 高密度、編程速度快、設(shè)計(jì)靈活 與其他可編程邏輯器件相比較， FPGA屬于高密度 PLD，具有更高的集成度和更強(qiáng)的邏輯實(shí)現(xiàn)功能，其集成度可以達(dá)到 3萬(wàn)門 /片以上 ,門延時(shí)已小于 3ns。 FPGA采用 CMOSSRAM工藝制作，其結(jié)構(gòu)和陣列型不同，內(nèi)部由許多獨(dú)立的可編程邏輯模塊組成，邏輯模塊之間可以直接靈活地相互連接，具有高密度、編程速度快、設(shè)計(jì)靈活和可再配置設(shè)計(jì)能力等許多優(yōu)點(diǎn)。這不但在結(jié)構(gòu)上提供給用戶極大的靈活性， 而且在互聯(lián)特性上提供了超出其他 CPLD更大的自由度。 可再配置設(shè)計(jì)能力 FPGA中文名叫做現(xiàn)場(chǎng)可編程門陣列，它的現(xiàn)場(chǎng)體現(xiàn)在現(xiàn)場(chǎng)設(shè)計(jì)、現(xiàn)場(chǎng)編程、現(xiàn)場(chǎng)配置、現(xiàn)場(chǎng)修改和現(xiàn)場(chǎng)驗(yàn)證，從而現(xiàn)場(chǎng)來(lái)實(shí)現(xiàn)數(shù)字系統(tǒng)的單片化設(shè)計(jì)和應(yīng)用?？删幊踢壿嬈骷?FPGA能完成任何數(shù)字器件的功能，小至簡(jiǎn)單的電子產(chǎn)品、數(shù)字集成電路，大至復(fù)雜又很難設(shè)計(jì)的高性能 CPU。可編程邏輯器件就像是一張毫無(wú)痕跡的白紙，也像是一堆積木，工程師可以通過(guò)傳統(tǒng)的原理電路圖輸入法，或者是利用硬件描述語(yǔ)言來(lái)自由地設(shè)計(jì)一個(gè)數(shù)字系統(tǒng)，再通過(guò)一些軟件進(jìn)行仿真，這樣就可以再 投入實(shí)際應(yīng)用前事先了解、驗(yàn)證所設(shè)計(jì)的系統(tǒng)是否是正確的，是否可以投入使用生產(chǎn)。如果存在一定的設(shè)計(jì)問(wèn)題，還可以利用可編程邏輯器件的在線修改能力，隨時(shí)地修改設(shè)計(jì)再仿真測(cè)試。 鍵盤掃描電路的基本流程 鍵盤掃描電路的方法很多，一般讓人第一個(gè)想到就是矩陣式的鍵盤掃描，用的地方也很多，應(yīng)用也非常的廣泛，其實(shí)還有很多其他的方法，有傳統(tǒng)式的，有用其他不同語(yǔ)言編寫的程序，可以達(dá)到不同的效果。 鍵盤掃描電路的過(guò)程是，在未按下任何按鍵時(shí)，一直都保持的是循環(huán)掃描的狀態(tài)，一直是 0~15循環(huán)，當(dāng)檢測(cè)到有按鍵按下時(shí)，停止循環(huán)掃描，編 碼器編出按鍵上的數(shù)值，然后輸出按鍵上的值，因?yàn)樵诎存I時(shí)，會(huì)產(chǎn)生一部分抖動(dòng)，所以要有消抖的過(guò)程，之后輸出數(shù)據(jù)。過(guò)程如圖 ： 東?？茖W(xué)技術(shù)學(xué)院本科生畢業(yè)論文 8 圖 鍵盤掃描電路的原理 鍵盤掃描電路時(shí)將各個(gè)五個(gè)模塊結(jié)合起來(lái)，分別由分頻器電路、鍵盤掃描計(jì)數(shù)器電路、鍵 盤 column和 row 按鍵檢測(cè)電路、按鍵抖動(dòng)消除電路、按鍵編碼電路等組成，結(jié)合成的一個(gè)系統(tǒng)，分頻器主要的作用是在掃描時(shí)起到一個(gè)分頻的作用，按鍵掃描計(jì)數(shù)器電路達(dá)到一個(gè)計(jì)數(shù)的功能，按鍵檢測(cè)電路是在整個(gè)電路中起到檢測(cè)的功能，檢測(cè)是否有按鍵按下然后輸出，抖動(dòng)消除電路的功能是消除抖動(dòng)，避免按鍵時(shí)鍵盤產(chǎn)生的按鍵抖動(dòng)效應(yīng)產(chǎn)生不必要的抖動(dòng)，按鍵編碼電路的作用是有編碼的功能，在更換不同的按鍵時(shí)，由于按鍵值的不同可以進(jìn)行適當(dāng)?shù)母淖?。本次做的事一個(gè)計(jì)算器的鍵盤，掃描電路的原理框圖如圖 ： 開始 循環(huán)掃描 檢測(cè)是否有 按鍵按下 譯岀按鍵上的數(shù)值 消除抖動(dòng) 數(shù)據(jù)輸出 是 否 東?？茖W(xué)技術(shù)學(xué)院本科生畢業(yè)論文 9 圖 1 2 3 4 5 6 247。 7 8 9 + 0 = Clk 鍵盤編碼 Key_valid Key_pressed 按鍵檢測(cè) row col clk Key_valid 抖動(dòng)消除 Key_pressed 按鍵碼 分頻 計(jì)數(shù) 1KHz clock count 東海科學(xué)技術(shù)學(xué)院本科生畢業(yè)論文 10 第 3 章 鍵盤掃描電路的模塊電路設(shè)計(jì) 分頻器電路 分頻器是音箱中的“大腦”，對(duì)音質(zhì)的好壞至關(guān)重要。 功放 輸出的音樂(lè)訊號(hào)必須經(jīng)過(guò)分頻器中的過(guò)濾波元件處理，讓各單元特定頻率的訊號(hào)通過(guò)。要科學(xué)、合理、嚴(yán)謹(jǐn)?shù)卦O(shè)計(jì)好音箱之分頻器，才能有效地修飾 喇叭 單元的不同特性，優(yōu)化組合，使得各單元揚(yáng)長(zhǎng)避短，淋漓盡致地發(fā)揮出各自應(yīng)有的潛能，使各頻段的頻響變得平滑、聲像 相位 準(zhǔn)確，才能使高、中、低音播放出來(lái)的音樂(lè)層次分明、合拍、明朗、舒適、寬廣、自然的音質(zhì)效果。 分頻器本質(zhì)上是由 電容器 和 電感線圈 構(gòu)成的 LC 濾波網(wǎng)絡(luò)，高音通道是 高通濾波器 ，它只讓 高頻信號(hào) 通過(guò)而阻止低頻信號(hào)；低音通道正好相反，它只讓低音通過(guò)而阻止高頻信號(hào)；中音通道則是一個(gè) 帶通濾波器 ，除了一低一高兩個(gè)分頻點(diǎn)之間的頻率可以通過(guò)，高頻成份和低頻成份都將被阻止。在實(shí)際的分頻器中，有時(shí)為了平衡高、低音單元之間的靈敏度差異，還要加入衰減 電阻 ；另外，有些分頻器中還加入了由電阻、電容構(gòu)成的阻抗補(bǔ)償網(wǎng)絡(luò)，其目的是使音箱的阻抗曲線心理平坦一些，以便于功放驅(qū)動(dòng)。 假設(shè)系統(tǒng)由一個(gè)輸出頻率為 晶振提供時(shí)鐘信號(hào)，則鍵盤掃描電路的輸入時(shí)鐘信號(hào) clk 為 。 由于鍵盤掃描不需要那么高的頻率，所以現(xiàn)在設(shè)計(jì)一個(gè)分頻電路將頻率降低為 1khz。鍵盤掃描電路測(cè)試時(shí)采用輸入為 100khz的信號(hào)，所以仿真波形如圖 所示 ： 圖 由圖可以看出 clk 為時(shí)鐘脈沖， scan_f 為掃描頻率，由圖可以看出在第 101 處會(huì)有一個(gè)分頻，達(dá)到了分頻的效果，可見分頻器所起到了一個(gè)分頻的作用。因?yàn)?MAX+PLUSⅡ軟件的強(qiáng)大，可以直接得出電路的電路符號(hào)， clk 為一個(gè)時(shí)鐘脈沖，作為分頻器電路的輸入，scan_f為分 頻器電路的輸出， q不輸出也不輸入，只是作為一個(gè)端口， MAX+PLUSⅡ軟件自動(dòng)生成電路符號(hào)，分頻器電路的電路符號(hào)如圖 ： 圖 東海科學(xué)技術(shù)學(xué)院本科生畢業(yè)論文 11 鍵盤掃描計(jì)數(shù)器電路 掃描技術(shù)器電路以 1khz分頻器電路的輸出為 clock，按鍵（ key_pressed）為使能鍵，當(dāng)使用者尚未按下鍵盤時(shí)， key_pressed=’ 1’ ,此時(shí)由 0到 15 反復(fù)計(jì)數(shù)，并輸出計(jì)數(shù)值作為按鍵檢測(cè)電路的輸入掃描鍵盤，直到使用者按下鍵盤時(shí) key_pressed=’ 0’ ,計(jì)數(shù)器停止持續(xù)輸出計(jì)數(shù)值。運(yùn)行該電路的程序代碼，其仿 真結(jié)果如圖 ： 圖 鍵盤掃描計(jì)數(shù)器電路仿真的波形 從圖 ，當(dāng)沒(méi)有按鍵按下時(shí)，掃描計(jì)數(shù)器是按 1~15 反復(fù)計(jì)數(shù)的，比如圖中當(dāng)使用者按下“ 1”（對(duì)應(yīng)的十進(jìn)制編碼為 14）的按鍵時(shí)，就保持這種狀態(tài)，當(dāng)輸入的 scan_f和使能鍵 key_pressed都為高電平時(shí)，它又繼續(xù)掃描，當(dāng)又有按鍵按下時(shí)，又保持另一種狀態(tài)，仿真波形如圖 ： 圖 仿真波形 同時(shí)也可以得到掃描計(jì)數(shù)器的電路符號(hào)，這個(gè)電路有 3個(gè)輸入端，分別是 clk、 scan_f、key_pressed，有 1 個(gè)輸出端，輸出端為 scan_t， Clk是分頻器電路的輸出端。得到的掃描技術(shù)器的電路符號(hào)如圖 ： 圖 東海科學(xué)技術(shù)學(xué)院本科生畢業(yè)論文 12 按鍵檢測(cè)電路 在尚未按下任何按鍵時(shí)，一直都是循環(huán)計(jì)數(shù)，按鍵檢測(cè)時(shí)按行逐一掃描鍵盤按鈕，按鍵的行用變量 row表示，列用變量 col表示， 16個(gè)按鍵的編碼方式如表 ： 表 編碼方式