【文章內(nèi)容簡(jiǎn)介】 EPROM、 PROM編程器即可。由于配置時(shí)間很短，因而不會(huì)影響系統(tǒng)正常工作。當(dāng)然也有少數(shù) FPGA 采用反熔絲或 FLASH 工藝，對(duì)這種 FPGA 就不需要外加專用的配置芯片了。 這樣，同一片 PFGA，不同的編程數(shù)據(jù)可以產(chǎn)生不同的電路功能。因此， FPGA 的使用非常靈活 [8]。 隨著的不斷發(fā)展以及用戶需求的不斷提出， FPGA 的技術(shù)也在不斷地發(fā)展。隨著工藝和數(shù)字電路技術(shù)的不斷進(jìn)步， FPGA 芯片的集成度會(huì)更高，功能會(huì)更強(qiáng)，速度會(huì)更快，功耗會(huì)更低。 FPGA 中嵌入處理器也成為 FPGA 的一個(gè)發(fā)展趨勢(shì)，內(nèi)嵌了一個(gè)MicroBlaze 的軟核和 PowerPC 的硬核，可以滿足用戶的不同需求，讓整個(gè)系統(tǒng)的移植成為可能，真正做到了 SOC 的設(shè)計(jì) 。燕山大學(xué)本科畢業(yè)設(shè)計(jì) (論文 ) 8 VHDL 的基礎(chǔ)知識(shí) VHDL 全名 VeryHighSpeed Integrated Circuit Hardware Description Language,誕生于 1982 年。 1987 年底， VHDL 被 IEEE 和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言 。自 IEEE1076(簡(jiǎn)稱 87 版 )之后，各 EDA 公司相繼推出自己的 VHDL 設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和 VHDL 接口。 1993年， IEEE 對(duì) VHDL 進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展VHDL 的內(nèi)容，公布了新版本的 VHDL，即 IEEE 標(biāo)準(zhǔn)的 10761993 版本，簡(jiǎn)稱 93 版。 VHDL 和 Ve rilog 作為 IEEE 的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，得到眾多 EDA 公司支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語(yǔ)言。 VHDL 語(yǔ)言是一種用于電路設(shè)計(jì)的高級(jí)語(yǔ)言。它在 80 年代的后期出現(xiàn)。最初是由美國(guó)國(guó)防部開發(fā)出來供美軍用來提高設(shè)計(jì)的可靠性和縮減開發(fā)周期的一種使用范圍較小的設(shè)計(jì)語(yǔ)言 。 VHDL 翻譯成中文就是超高速集成電路硬件描述語(yǔ)言，主要是應(yīng)用在數(shù)字電路的設(shè)計(jì)中。目前，它在中國(guó)的應(yīng)用多數(shù)是用在 FPGA/CPLD/EPLD 的設(shè)計(jì)中。當(dāng)然在一些實(shí)力較為雄厚的單位，它也被用來設(shè)計(jì) ASIC。 VHDL 主要用于描述數(shù)字 系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語(yǔ)句外， VHDL 的語(yǔ)言形式、描述風(fēng)格以及語(yǔ)法是十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體 (可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng) )分成外部 (或稱可視部分 ,及端口 )和內(nèi)部 (或稱不可視部分 )，既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計(jì)的基本點(diǎn)。 與其他硬件描述語(yǔ)言相比， VHDL 具有以 下特點(diǎn)： 功能強(qiáng)大、設(shè)計(jì)靈活 VHDL 具有功能強(qiáng)大的語(yǔ)言結(jié)構(gòu)，可以用簡(jiǎn)潔明確的源代碼來描述復(fù)雜的邏輯控制。它具有多層次的設(shè)計(jì)描述功能，層層細(xì)化，最后可直接生成電路級(jí)描述。 VHDL 支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)，這是其他硬第 2 章 VGA 顯示控制的基本原理 9 件描述語(yǔ)言所不能比擬的。 VHDL 還支持各種設(shè)計(jì)方法，既支持自底向上的設(shè)計(jì)，又支持自頂向下的設(shè)計(jì)；既支持模塊化設(shè)計(jì)，又支持層次化設(shè)計(jì)。 支持廣泛、易于修改 由于 VHDL 已經(jīng)成為 IEEE 標(biāo)準(zhǔn)所規(guī)范的硬件描述語(yǔ)言，目前大多數(shù)EDA 工具幾乎都支持 VHDL，這為 VHDL 的進(jìn)一步推廣和廣泛應(yīng)用 奠定了基礎(chǔ)。在硬件電路設(shè)計(jì)過程中，主要的設(shè)計(jì)文件是用 VHDL 編寫的源代碼，因?yàn)?VHDL 易讀和結(jié)構(gòu)化，所以易于修改設(shè)計(jì)。 強(qiáng)大的系統(tǒng)硬件描述能力 VHDL 具有多層次的設(shè)計(jì)描述功能，既可以描述系統(tǒng)級(jí)電路，又可以描述門級(jí)電路。而描述既可以采用行為描述、寄存器傳輸描述或結(jié)構(gòu)描述，也可以采用三者混合的混合級(jí)描述。另外， VHDL 支持慣性延遲和傳輸延遲，還可以準(zhǔn)確地建立硬件電路模型。 VHDL 支持預(yù)定義的和自定義的數(shù)據(jù)類型，給硬件描述帶來較大的自由度，使設(shè)計(jì)人員能夠方便地創(chuàng)建高層次的系統(tǒng)模型。 獨(dú)立于器件的設(shè)計(jì)、與工藝無關(guān) 設(shè)計(jì)人員用 VHDL 進(jìn)行設(shè)計(jì)時(shí)，不需要首先考慮選擇完成設(shè)計(jì)的器件，就可以集中精力進(jìn)行設(shè)計(jì)的優(yōu)化。當(dāng)設(shè)計(jì)描述完成后，可以用多種不同的器件結(jié)構(gòu)來實(shí)現(xiàn)其功能。 很強(qiáng)的移植能力 VHDL 是一種標(biāo)準(zhǔn)化的硬件描述語(yǔ)言，同一個(gè)設(shè)計(jì)描述可以被不同的工具所支持，使得設(shè)計(jì)描述的移植成為可能。 易于共享和復(fù)用 VHDL 采用基于庫(kù) (Library)的設(shè)計(jì)方法，可以建立各種可再次利用的模塊。這些模塊可以預(yù)先設(shè)計(jì)或使用以前設(shè)計(jì)中的存檔模塊，將這些模塊存放到庫(kù)中，就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用，可以使設(shè)計(jì)成果在設(shè)計(jì)人員之間進(jìn)行交流和共享， 減少硬件電路設(shè)計(jì)。燕山大學(xué)本科畢業(yè)設(shè)計(jì) (論文 ) 10 特點(diǎn)： (1)與其他的硬件描述語(yǔ)言相比， VHDL 具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語(yǔ)言。強(qiáng)大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。 (2)VHDL 豐富的仿真語(yǔ)句和庫(kù)函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬。 (3)VHDL 語(yǔ)句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。符合市場(chǎng)需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個(gè)代發(fā)組共 同并行工作才能實(shí)現(xiàn)。 (4)對(duì)于用 VHDL 完成的一個(gè)確定的設(shè)計(jì)，可以利用 EDA 工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)的把 VHDL 描述設(shè)計(jì)轉(zhuǎn)變成門級(jí)網(wǎng)表。 (5)VHDL 對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì) [9]。 程序簡(jiǎn)例 VHDL Example library ieee。 use 。 庫(kù)聲明 entity TONE is port(A,B:in std_logic。 實(shí)體定義 C:out std_logic)。 end TONE。 architecture EX of TONE is 結(jié)構(gòu)體定義 begin C=A OR B。 end EX。 VGA 顯示接口原理 VGA 顯示圖像原理：常見的彩色顯示器，一般由 CRT(陰極射線管 )構(gòu)成。彩色是有 R， (紅： RED，綠： GREEN，藍(lán)： BLUE)三基色組成。顯示是用逐行掃描的方式解決，陰極射線槍發(fā)出電子束打在涂有銀光粉的熒光屏幕上，產(chǎn)生 R， G， B 三基色，合成一個(gè)彩 色像素。掃描從屏幕的左上第 2 章 VGA 的顯示控制原理 11 方 開始，從左到右，從上到下，進(jìn)行掃描，每掃完一行，電子束回到屏幕的左邊下一行的起始位置，在這期間， CRT 對(duì)電子束進(jìn)行消隱，每行結(jié)束時(shí)，用行同步信號(hào)進(jìn)行同步，掃描完所有行，用場(chǎng)同步信號(hào)進(jìn)行場(chǎng)同步，并使掃描回到屏幕的左上方，同時(shí)進(jìn)行場(chǎng)消隱，預(yù)備下一場(chǎng)的掃描。 它的行場(chǎng)掃描時(shí)序示意圖 8 所示?，F(xiàn)以正極性為例，說明 CRT 的工作過程： R、 G、 B 為正極性信號(hào)，即高電平有效。當(dāng) VS=0， HS=0 時(shí)， CRT顯示的內(nèi)容為亮的過程，即正向掃描過程約為 26us。當(dāng)一行掃描完畢，行同步 HS=1，約需 6us， 期間， CRT 掃描產(chǎn)生消隱，電子束回到 CRT 的左邊下一行的起始位置 (X=0， Y=1)；當(dāng)掃描完 480 行后， CRT 的場(chǎng)同步 VS=1，產(chǎn)生場(chǎng)同步是掃描線回到 CRT 的第一行第一列 (C=0， Y=0 處，約為兩個(gè)行周期 )。 HS 和 VS 的時(shí)序圖。 T1 為行同步消隱 (約為 6us)； T2 為行顯示時(shí)間(約為 26us)， T3 為場(chǎng)同步消隱 (兩行周期 )； T4 為場(chǎng)顯示時(shí)間 (480 行周期 )。 圖 8 行場(chǎng)掃描時(shí)序示意圖 技術(shù)要求和設(shè)計(jì)范圍 開發(fā)板中的 VGA 顯示控制共分為三個(gè)模塊，包括一個(gè)二分頻電路，一個(gè) VGA 時(shí)序控制模塊，一個(gè)存儲(chǔ)器 讀出模塊。二分頻電路要能夠把板載50MHZ 的時(shí)鐘頻率分成 25MHZ 并提供給其他模塊作為時(shí)鐘； VGA 時(shí)序控制模塊用于產(chǎn)生 640*480 顯示范圍，并控制顯示范圍和消隱范圍以及產(chǎn)生水平同步時(shí)序信號(hào) hs 和垂直同步時(shí)序信號(hào) vs 的值；存儲(chǔ)器讀出模塊提供給SRAM 地址并按地址從存儲(chǔ)器中讀出八位 R、 G、 B 數(shù)據(jù)，并把 R、 G、 B的值通過 VGA 接口傳到 CRT 顯示器。燕山大學(xué)本科生畢業(yè)設(shè)計(jì) (論文 ) 12 在課題中， FPGA 要實(shí)現(xiàn)控制 VGA 圖像顯示的功能。這些模塊的功能全部用 VHDL 語(yǔ)言在開發(fā)軟件 ISE 中實(shí)現(xiàn)，最后下載到 SPARTAN3E 開發(fā)板上驗(yàn)證。 第 3 章 系統(tǒng)設(shè)計(jì) 13 第 3 章 系統(tǒng)設(shè)計(jì) 顯示控制設(shè)計(jì)思想 隨著數(shù)字圖像處理的應(yīng)用領(lǐng)域的不斷擴(kuò)大，其實(shí)時(shí)處理技術(shù)成為研究的熱點(diǎn)。 FPGA 的特點(diǎn)適用于進(jìn)行一些基于像素級(jí)的圖像處理。 LCD 和 CRT顯示器作為一種通用型顯示設(shè)備，如今已經(jīng)廣泛應(yīng)用于工作和生活中。與嵌入式系統(tǒng)中常用的顯示器件相比，它具有顯示面積大、色彩豐富、承載信息量大、接口簡(jiǎn)單等優(yōu)點(diǎn)，如果將其應(yīng)用到嵌入式系統(tǒng)中，可以顯著提升產(chǎn)品的視覺效果。為此，嘗試將 VGA 顯示的控制轉(zhuǎn)化到 FPGA 來完成實(shí)現(xiàn) [10]。 FPGA 是整個(gè)系統(tǒng)的核心，通過對(duì)其編程可輸出紅、綠 、藍(lán)三基色信號(hào)和 HS、 VS 行場(chǎng)掃描同步信號(hào)。當(dāng) FPGA 接受輸出的控制信號(hào)后，內(nèi)部的數(shù)據(jù)選擇器模塊根據(jù)控制信號(hào)選擇相應(yīng)的圖像生成模塊，輸出圖像信號(hào)，與行場(chǎng)掃描時(shí)序信號(hào)一起通過 VGA 接口電路送入顯示器， VGA 顯示器上便可看到對(duì)應(yīng)在的彩色圖像。 時(shí)鐘由外部提供，由一片晶振提供 50 MHz 頻率的時(shí)鐘源，接入芯片全局時(shí)鐘引腳 CLK?？刂浦?，只需要考慮行同步信號(hào) (Hs)、場(chǎng)同步信號(hào) (Vs)以及紅綠藍(lán) (RGB)這 5 個(gè)信號(hào)。如果能從 FPGA 發(fā)出這 5 個(gè)信號(hào)到 VGA 接口，就可以實(shí)現(xiàn)對(duì) VGA 的控制 [11]。 系統(tǒng)模塊如 下圖： 圖 1 系統(tǒng)模塊圖 燕山大學(xué)本科生畢業(yè)設(shè)計(jì) (論文 ) 14 顯示控制實(shí)現(xiàn) 方法 硬件電路實(shí)現(xiàn)技術(shù) VGA 的圖形模式分為 3 類： CGA、 EGA 兼容的圖形模式；標(biāo)準(zhǔn)的 VGA 圖形模式； VGA 擴(kuò)展圖形模式。后 2 種圖形模式統(tǒng)稱為 VGA 圖形模式。本研究基于標(biāo)準(zhǔn) VGA 模式來實(shí)現(xiàn)。常見的彩色顯示器一般都是由 CRT(陰極射線管 )構(gòu)成，每一個(gè)像素的色彩由紅、綠、藍(lán)三基色構(gòu)成。顯示時(shí)采用的是逐行掃描的方式。 VGA 顯示模塊產(chǎn)生的由水平同步信號(hào)和垂直同步信號(hào)控制陰極射線管中的電子槍產(chǎn)生電子束，轟擊涂 有熒光粉的屏幕，產(chǎn)生紅、綠、藍(lán)三基色，于顯示屏上合成一個(gè)彩色像素點(diǎn)。圖 2 表示的是VGA 顯示模塊與 CRT 顯示器的控制框圖 [12]。 圖 2 VGA 顯示模塊與 CRT 顯示器的控制框圖 電子束掃描一幅屏幕圖像上的各個(gè)點(diǎn)的過程稱為屏幕掃描。現(xiàn)在顯示器都是通過光柵掃描方式來進(jìn)行屏幕掃描。在光柵掃描方式下，電子束按照固定的路徑掃過整個(gè)屏幕，在掃描過程中通過電子束的通斷強(qiáng)弱來控制電子束所經(jīng)過的每個(gè)點(diǎn)是否顯示或顯示的顏色。 電子槍在 VGA 顯示模塊產(chǎn)生的行同步、場(chǎng)同步等控制信號(hào)的作用下進(jìn)行包括水平掃描、水平回掃 、垂直掃描、垂直回掃等過程。光柵掃描的路徑通常為：從上到下掃過每一行，在每一行中從左到右地進(jìn)行掃描。其過程如下： 電子束從屏幕左上角開始向燕山大學(xué)本科畢業(yè)設(shè)計(jì) (論文 ) II 右第 3 章 系統(tǒng)設(shè)計(jì) 15 掃，當(dāng)?shù)竭_(dá)屏幕的右邊緣時(shí)，電子束關(guān)閉 (水平消隱 )，并快速返回屏幕左邊緣 (水平回掃 )，然后在下一條掃描線上開始新的一次水平掃描。一旦所有的水平掃描均告完成，電子束在屏幕的右下角結(jié)束并關(guān)閉 (垂直消隱 )，然后迅速返回到屏幕的左上角 (垂直回掃 )，開始下一次光柵掃描 [13]。 通過對(duì)硬件進(jìn)行編程，輸出標(biāo)準(zhǔn)的 VGA 信號(hào) (紅、綠、藍(lán)三色信號(hào)和行、幀同步信號(hào) )，通過 15 針 VGA 接口輸出至顯示器，可具有顯示驅(qū)動(dòng)程序的能力，驅(qū)動(dòng)顯示器顯示圖像信號(hào)。板上的 VGA 接口只需使用其中的 5 個(gè)引腳，其中行、幀同步信號(hào)直接由 FGPA 輸出；紅、綠、藍(lán)三色信號(hào)使用 FPGA 上 8 個(gè)引腳， 8 位數(shù)據(jù)，其中紅色 2 位，綠色和藍(lán)色各 3 位，經(jīng)由電阻網(wǎng)絡(luò) D/A 變換后輸出值顯示器，具有 256 種顏色。 VGA 接口與 FPGA 引腳連接見圖 3。 圖 3 VGA 與 FPGA 引腳連接 軟件實(shí)現(xiàn) 設(shè)計(jì) VGA 圖像顯示控制需要注意兩個(gè)問題：一個(gè)是時(shí)序的驅(qū)動(dòng)，這是完成設(shè)計(jì)的關(guān)鍵 ，時(shí)序稍有偏差，顯示必然不正常，甚至?xí)p壞彩色顯示器；另一個(gè)是 VGA 信號(hào)的電平驅(qū)動(dòng)。 針對(duì)開發(fā)板的條件，可以用 50MHz的系統(tǒng)時(shí)鐘進(jìn)行分頻得 25MHz的像素頻率輸出， FPGA通過串聯(lián)電阻直接驅(qū)動(dòng) 5個(gè) VGA信號(hào)。每個(gè)顏色信號(hào)串一個(gè)電阻，每位的顏色信號(hào)分別是 VGA_