【正文】 jian10654 ISSIGNAL s1: signed(17 downto 0):=(Din2(16)amp。 Dout :out signed(18 downto 0))。 Din1 :in signed (17 downto 0)。USE 。圖523 31和88的減法器元件圖⑵106和54的減法器的設(shè)計(jì)：由分析可寫出如下程序：LIBRARY ieee。END sub318817。 END IF。139。BEGIN PROCESS(Din1,Din2,clk) BEGIN IF clk39。039。Din1)。ARCHITECTURE sub318817 of jian3188 ISSIGNAL s1: signed(17 downto 0):=(Din1(15)amp。 Dout :out signed(18 downto 0))。 Din1 :in signed (15 downto 0)。USE 。⑴ 31和88的減法器設(shè)計(jì)：由分析可寫出如下程序：LIBRARY ieee。注意：31和88的乘結(jié)果都只包含了乘系數(shù)31和88的數(shù)值，并沒有將兩個(gè)負(fù)號(hào)代入，所以兩乘法器后面的加法器運(yùn)算改為減法器模塊，采用031*累加結(jié)果88*累加結(jié)果的方法，實(shí)現(xiàn)（31）*累加結(jié)果+（88）*累加結(jié)果的計(jì)算。圖 521 20位和22位有符號(hào)數(shù)相加元件圖、減法器模塊：它實(shí)現(xiàn)零值減去兩個(gè)有符號(hào)數(shù)的減法運(yùn)算。END sum192110。 quan= c。 END IF。a)+(b(21)amp。a(19)amp。139。 BEGIN IF(clk39。END add202223。 clk: IN STD_LOGIC。 b: IN SIGNED(21 DOWNTO 0)。USE 。其程序如下：LIBRARY ieee。程序編譯后就可進(jìn)行仿真，仿真結(jié)果如圖518所示：圖 518 20位和21位有符號(hào)數(shù)相加結(jié)果波形圖由上圖可知，與預(yù)期相符，即設(shè)計(jì)正確，再將其生成為一個(gè)元件以便后來(lái)調(diào)用，其生成圖如圖519 所示圖519 20位和21位有符號(hào)數(shù)相加元件圖⑹ 20位和22位有符號(hào)數(shù)相加產(chǎn)生23位有符號(hào)數(shù)的加法器電路設(shè)計(jì)（最后一級(jí)帶舍位）：在此加法器電路中在引入低位舍去功能只保留最終10位輸出，最終保留10位輸出采用了直接取輸出23位數(shù)的高十位的方法，因此在輸出中近似等于除掉了2^13即8192以后的結(jié)果。 END PROCESS。b)。a(19)amp。139。ARCHITECTURE sum192021 OF add202122 ISBEGIN PROCESS(clk) BEGIN IF(clk39。 s:OUT SIGNED(21 DOWNTO 0))。 b: IN SIGNED(20 DOWNTO 0)。USE 。程序編譯后就可進(jìn)行仿真，仿真結(jié)果如圖516所示：圖 516 兩個(gè)19位有符號(hào)數(shù)相加結(jié)果波形圖由上圖可知，與預(yù)期相符，即設(shè)計(jì)正確，再將其生成為一個(gè)元件以便后來(lái)調(diào)用，其生成圖如圖517所示圖 517 兩個(gè)19位有符號(hào)數(shù)相加元件圖⑸ 20位和21位有符號(hào)數(shù)相加產(chǎn)生22位有符號(hào)數(shù)的加法器：由分析可寫出如下程序：LIBRARY ieee。 END PROCESS。b)。)THEN s=(a(18)amp。EVENT AND clk=39。END add191920。 clk: IN STD_LOGIC。ENTITY add191920 IS PORT(a: IN SIGNED(18 DOWNTO 0)。USE 。END sum40149919。 END IF。a)+(b(19)amp。139。ARCHITECTURE sum40149919 OF add202021 ISBEGIN PROCESS(clk) BEGIN IF(clk39。 s:OUT SIGNED(20 DOWNTO 0))。 b: IN SIGNED(19 DOWNTO 0)。USE 。程序編譯后就可進(jìn)行仿真，仿真結(jié)果如圖512所示：圖512 18位和19位有符號(hào)數(shù)相加結(jié)果波形圖由上圖可知，與預(yù)期相符，即設(shè)計(jì)正確，再將其生成為一個(gè)元件以便后來(lái)調(diào)用，其生成圖如圖513 所示圖513 18位和19位有符號(hào)數(shù)相加元件圖3 兩個(gè)20位有符號(hào)數(shù)相加產(chǎn)生一個(gè)21位有符號(hào)數(shù)的加法器設(shè)計(jì)：由分析可寫出如下程序： LIBRARY ieee。 END PROCESS。b)。a(17)amp。139。ARCHITECTURE sum7023918 OF add181920 ISBEGIN PROCESS(clk) BEGIN IF(clk39。 s:OUT SIGNED(19 DOWNTO 0))。 b: IN SIGNED(18 DOWNTO 0)。USE 。程序編譯后就可進(jìn)行仿真，仿真結(jié)果如圖510所示：圖510 兩個(gè)10位有符號(hào)數(shù)相加結(jié)果波形圖由上圖可知，與預(yù)期相符，即設(shè)計(jì)正確，再將其生成為一個(gè)元件以便后來(lái)調(diào)用，其生成圖如圖511所示圖511 兩個(gè)10位有符號(hào)數(shù)相加元件圖2 18位和19位有符號(hào)數(shù)相加產(chǎn)生20位有符號(hào)數(shù)的加法器設(shè)計(jì)：由分析可寫出如下程序：LIBRARY ieee。 END PROCESS。b)。)THEN s=(a(9)amp。EVENT AND clk=39。END add101011。 clk: IN STD_LOGIC。USE 。具體如下：⑴ 兩個(gè)10位有符號(hào)數(shù)相加產(chǎn)生一個(gè)11位有符號(hào)數(shù)的加法器設(shè)計(jì)：由分析可寫出如下程序：LIBRARY ieee。即將輸入的兩數(shù)，在時(shí)鐘脈沖到來(lái)時(shí)相加運(yùn)算，輸出結(jié)果。程序編譯后就可進(jìn)行仿真，仿真結(jié)果如圖58所示：圖58 寄存器模塊仿真結(jié)果由上圖可知，與預(yù)期相符，即設(shè)計(jì)正確，再將其生成為一個(gè)元件以便后來(lái)調(diào)用，其生成圖如圖59 所示。 END PROCESS。)THEN q=d。EVENT AND clk=39。)。)THEN q=(OTHERS=39。ARCHITECTURE dff16 OF jicunqi ISBEGIN PROCESS (rst,clk) BEGIN IF(rst=39。 q:OUT STD_LOGIC_VECTOR (9 DOWNTO 0))。ENTITY jicunqi ISPORT (rst,clk: IN STD_LOGIC。其程序代碼如下：7LIBRARY ieee?？傻玫綖V波器整數(shù)化的系數(shù)為[31 88 106 54 70 239 401 499 499 401 239 70 54 106 88 31]，如圖 57所示：圖57 整數(shù)化后的沖激系數(shù) 單元器件的編輯及仿真、寄存器模塊在本次課設(shè)中延遲單元可用寄存器來(lái)替代，寄存器用于寄存一組二值代碼，只要求它們具有置置0的功能即可。圖55 沖激系數(shù)輸出對(duì)話框保存并關(guān)閉濾波器設(shè)計(jì)分析工具回到matlab主窗口，在命令編輯區(qū)輸入Num可得到工具的計(jì)算結(jié)果（如圖56）。在計(jì)算結(jié)果中可以看到該濾波器的一些相關(guān)曲線，如幅頻響應(yīng)（如圖52）、相頻響應(yīng)（如圖53）、沖激響應(yīng)（如圖54）等。本次課設(shè)中的參數(shù)全部設(shè)定后的結(jié)果如圖51所示。它的具體選項(xiàng)由Response Type選項(xiàng)和Design Metho選項(xiàng)決定。本次作業(yè)要求設(shè)計(jì)16階濾波器，所以選定Specify order并填入15。Filter Order（濾波器階數(shù)）選項(xiàng)，定義濾波器的階數(shù)，包括Specify order（指定階數(shù)）和Minimum order（最小階數(shù)）。結(jié)合本次課設(shè)要求，選擇FIR濾波器的窗函數(shù)法進(jìn)行設(shè)計(jì)。根據(jù)本次作業(yè)要求，在該選項(xiàng)中選擇Lowpass選項(xiàng)。Fdatool界面總共分兩大部分，一部分是design filter，在界面的下半部分，用來(lái)設(shè)置濾波器的設(shè)計(jì)參數(shù)，另一部分則是特性區(qū)，在界面的上半部分，用來(lái)顯示濾波器的各種特性。在matlab命令編輯窗口輸入Fdatool指令，再點(diǎn)回車即可打開Filter Design amp。后將整個(gè)電路規(guī)劃為語(yǔ)言編輯和原理圖編輯兩個(gè)單元，其中語(yǔ)言編輯部分負(fù)責(zé)編輯整個(gè)濾波器電路中所需用的單元器件，包括寄存器、加法器、減法器以及乘法器幾個(gè)單元器件；最后將所有的器件連接成頂層原理圖。最后連接成頂層原理圖。由上圖可分析得到，要完成濾波器的設(shè)計(jì)，需要設(shè)計(jì)的底層文件包括延時(shí)單元、加法電路單元、乘以負(fù)一單元、乘法器單元及截取10位數(shù)單元。級(jí)聯(lián)型的最大特點(diǎn)是可以分別獨(dú)立調(diào)整每個(gè)子系統(tǒng)的零點(diǎn)之值，當(dāng)需要精確控制濾波器的零點(diǎn)位置時(shí)，往往采用這種結(jié)構(gòu)。B． 級(jí)聯(lián)型結(jié)構(gòu)對(duì)式子（12）進(jìn)行因式分解，并將零點(diǎn)共軛的因式放在一起，這樣產(chǎn)生了若干個(gè)一階子式和二階子式，將一階子式看作二階子式的一個(gè)特例，則系統(tǒng)函數(shù)可以表示為： (111)FIR數(shù)字濾波器的級(jí)聯(lián)型結(jié)構(gòu)如圖14所示。圖23 直接型的改進(jìn)由于關(guān)于對(duì)稱，我們可以將經(jīng)過(guò)延時(shí)環(huán)節(jié)的位置關(guān)于對(duì)稱的數(shù)據(jù)預(yù)先相加，然后可以再乘以相應(yīng)的濾波器系數(shù)進(jìn)行累加得到最終的輸出結(jié)果。圖22 直接型結(jié)構(gòu)于是本文做了一下改進(jìn)，這種改進(jìn)是基于線性相位的FIR數(shù)字濾波器的。對(duì)于直接型結(jié)構(gòu)來(lái)說(shuō)，一個(gè)長(zhǎng)度為N的FIR濾波器，每產(chǎn)生一個(gè)輸出數(shù)據(jù)，要經(jīng)過(guò)N次乘法，N1次加法。本文主要討論前兩種結(jié)構(gòu)。第三列為能夠?qū)崿F(xiàn)的濾波器的性能。 當(dāng)時(shí)，式（28）變?yōu)? (210)若關(guān)于奇對(duì)稱，關(guān)于偶對(duì)稱，則（210）式成立。 將式（23），（24），（25）聯(lián)立，可得 (27a) (27b)將（17a）式除以(27b）式，消去 ，得到： =0 (28)當(dāng)時(shí)，式（28）變?yōu)椋?0 (29)觀察可知，若關(guān)于求和區(qū)間中心奇對(duì)稱，則（29）式成立。不過(guò)通常較小，相比來(lái)說(shuō)小得多，由引起的相位失真可忽略不計(jì)。該濾波器具有廣義的線性相位，將（25）式變換為： (26)由（26）式可知， 不為常量。由式（22）將代入，得到： (23)為復(fù)數(shù)，因此可以表示成如下形式： (24)式中，為實(shí)函數(shù)，稱為幅度特性函數(shù)，為相位特性函數(shù)。FIR濾波器的優(yōu)點(diǎn)是軟硬件實(shí)現(xiàn)結(jié)構(gòu)簡(jiǎn)單，不用考慮系統(tǒng)的穩(wěn)定性問題；缺點(diǎn)是實(shí)現(xiàn)較高性能的頻率響應(yīng)需要較高的濾波器階數(shù)。與IIR濾波器不同，F(xiàn)IR濾波器可以把相位特性設(shè)計(jì)成線性。濾波器的階數(shù)為N1。H(z)為該數(shù)字濾波系統(tǒng)的單位脈沖響應(yīng)h(n)的Z變換，即：