【正文】 業(yè)設(shè)計（論文） 5 2 FIR 數(shù)字濾波器的理論研究及分析 數(shù)字濾波器的理論基礎(chǔ) 數(shù)字濾波器是 通過對數(shù)字信號的運算處理，改變信號頻譜，完成濾波作用的算法或裝置。還可以與 MATLAB 和 DSP Builder 結(jié)合，進行基于 FPGA 的 DSP 系統(tǒng)開發(fā)；使用內(nèi)嵌的 SOPC Builder 設(shè)計工具，配合 Nios II IDE 集成開發(fā)環(huán)境，進行基于 Nios II軟核處理器的嵌入式系統(tǒng)開發(fā)。進行設(shè)計仿真時，既可以利用 Quartus II 軟件自己的仿真工具，也 可以利用如 ModelSim 等第三方仿真工具。 Altera 公司的 Quartus II 軟件是一種集編輯，編譯，綜合，布局布線，仿真與器件編程于一體的集成設(shè)計環(huán)境。 Quartus II 是 Altera 公司在 2020 年推出的第四代開發(fā)工具，是一個集成化的多平臺設(shè)計環(huán)境，能夠直接滿足特定的設(shè)計需要，在 FPGA 和 CPLD 設(shè)計各個階段都提供了工具支持，并為可編程片上系統(tǒng)（ SOPC）提供全面的設(shè)計環(huán)境，是一個系統(tǒng)級的高效的 EDA 設(shè)計工具。 Max+Plus II 在 FPGA 設(shè)計工具里是一個劃時代的產(chǎn)品，它提供了一種和結(jié)構(gòu)無關(guān)的圖形化的設(shè)計環(huán)境，功能強大，使用方便。 Altera 的 FPGA 開發(fā)工具已經(jīng)經(jīng)歷了四代。 FPGA 軟件設(shè)計工具 Quartus II Altera 公司和 Xilinx 公司為代表的 FPGA 廠商，除了在 FPGA 產(chǎn)品線上不斷推陳出新之外，也在不懈地提高開發(fā)軟件的設(shè)計能力，他們的軟件產(chǎn)品在很多方面一點都不遜色于專業(yè)的 EDA 廠商 ，所以從這個角度來說， FPGA 廠商也是 EDA公司。 Quartus II 是 Altera 公司在 2020 年推出的第四代開發(fā)工具，是一個集成化的多平臺設(shè)計環(huán)境，能夠直接滿足特定設(shè)計需要，在 FPGA 和 CPLD 設(shè)計各個階 段都提供了工具支持，并為可編程片上系統(tǒng) (SOPC)提供全面的設(shè)計環(huán)境，是一個系統(tǒng)級的高效的 EDA 設(shè)計工具。 Max+Plus II 在 FPGA 設(shè)計工具里是一個劃時代的產(chǎn)品，它提供了一種與結(jié)構(gòu)無關(guān)的圖形化設(shè)計環(huán)境，功能強大，使用方便。 Altera 的 FPGA 開發(fā)工具已經(jīng)經(jīng)歷了四代。 Altera 公司和 Xilinx 公司為代表的 FPGA 廠商，除了在 FPGA 產(chǎn)品線上不斷推陳出新之外，也在不懈地提高開發(fā)軟件的設(shè)計能力，他們的軟件產(chǎn)品在很多方面一點也不遜色于專業(yè)的 EDA 廠商，所以從這個角度來說， FPGA 廠商也是 EDA 畢業(yè)設(shè)計（論文） 3 公司。因此，發(fā)展國內(nèi) FPGA 產(chǎn)業(yè)不是要不要的問題，而是怎么發(fā)展的問題。 FPGA 行業(yè)集中度很高，幾家美國公司掌握著行業(yè)的 “制空權(quán) ”。 自 1985 年問世以來， FPGA 從集成電路與系統(tǒng)家族一個不起眼的小角色逐漸成為電子設(shè)計領(lǐng)域的重要器件。與傳統(tǒng)邏輯電路和門陣列（如 PAL， GAL及 CPLD 器件）相比，F(xiàn)PGA 具有不同的結(jié)構(gòu)， FPGA 利用小型查找表（ 161RAM）來實現(xiàn)組合邏輯，每個查找表連接到一個 D 觸發(fā)器的輸入端，觸發(fā) 器再來驅(qū)動其他邏輯電路或驅(qū)動 I/O，由此構(gòu)成了即可實現(xiàn)組合邏輯功能又可實現(xiàn)時序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到 I/O 模塊。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array） 這樣一個概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block） 、輸出輸入模塊 IOB（ Input Output Block） 和內(nèi)部連線 （ Interconnect） 三個部分。 畢業(yè)設(shè)計（論文） 2 FPGA（ Field－ Programmable Gate Array） ，即現(xiàn)場可編程門陣列，它是在 PAL、GAL、 CPLD 等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。 數(shù)字濾波器的好壞對相關(guān)的眾多工程技術(shù)領(lǐng)域影響很大，一個好的數(shù)字濾波器會有效的推動眾多的工程技術(shù)領(lǐng)域改造和學(xué)科發(fā)展。數(shù)字濾波器在 語言信號處理 、圖像信號處理、醫(yī)學(xué)生物信號處理以及其他應(yīng)用領(lǐng)域都得到了廣泛應(yīng)用 。為得到模擬信號，數(shù)字濾波器處理的輸出數(shù)字信號須經(jīng)數(shù)模轉(zhuǎn)換 、平滑。應(yīng)用數(shù)字濾波器處理模擬信號時，首先須對輸入模擬信號進行限帶、抽樣和模數(shù)轉(zhuǎn)換。 而數(shù)字濾波器在這門學(xué)科中占有很重要的地位。 其 涉及 到 許多學(xué)科而又廣泛應(yīng)用于許多領(lǐng)域 ， 20 世紀 60 年代以來，隨著計算機和信息技術(shù)的飛速發(fā)展，數(shù)字信號處理技術(shù)應(yīng)運而生并得到迅速的發(fā)展。上世紀 60 年代，數(shù)字信號處理在理論層上發(fā)展迅猛。其中的通信領(lǐng)域所涉及到的各種信號更是重中之重。 關(guān)鍵詞： FPGA， FIR 低通濾波器 ， DSP Builder， Simulink II Abstract In the modern munications field, the FIR Digital Filter is used from any practical applications for its good linear phase character, and it provide an important function in digital signal processing design. In practice, there is always a realtime and flexible requirement for signal processing. However, software and hardware techniques available for implementation are difficult to meet the demand for the two aspects in the same with the development of PLD device and EDA technology, more and more electrical engineers use FPGA to implement FIR Filter, as it not only meet the realtime requirement, but also has some flexibility. This design uses MATLAB / Simulink / DSP Builder to design a FIR Digital Filter . Firstly according to the index of the filter, MATLAB /Toolboxes / Filter Design / Filter Design amp。首先根據(jù)濾波器指標，利用 MATLAB 工具箱濾波器設(shè)計工具設(shè)計濾波器，然后根據(jù)實際需要將 系數(shù) 導(dǎo)出并量化。隨著可 編程邏輯器件和 FDA 技術(shù)的發(fā)展，使用 FPGA 來實現(xiàn) FIR 濾波器，既具有實時性，又兼顧了一定的靈活性 ，越來越多的電子工程師采用 FPGA 器件來實現(xiàn) FIR 濾波器。 目錄 摘要 ................................................................ I Abstract........................................................... II 1 緒論 .............................................................. 1 課題的目的和意義 .............................................. 1 FPGA 技術(shù)的發(fā)展及應(yīng)用 ......................................... 2 FPGA 軟件設(shè)計工具 Quartus II ................................... 3 2 FIR 數(shù)字濾波器的理論研究及分析 .................................... 5 數(shù)字濾波器的理論基礎(chǔ) .......................................... 5 數(shù)字濾波器的分類 .............................................. 5 FIR 數(shù)字濾波器的設(shè)計方法 ...................................... 6 3 FPGA DSP 系統(tǒng)設(shè)計分析 ............................................. 7 DSP 的基本概念 ................................................ 7 FPGA 實現(xiàn) DSP 的特點 ........................................... 8 DSP Builder 設(shè)計工具及設(shè)計規(guī)則 ................................ 9 4 基于 FPGA 的 FIR 低通濾波器設(shè)計 .................................... 12 設(shè)計方案 ..................................................... 12 FDATool 濾波器設(shè)計 ........................................... 12 FPGA 定點數(shù)的確定 ............................................ 14 導(dǎo)出系數(shù)文件 .............................................. 14 FPGA 定點數(shù)轉(zhuǎn)換 ........................................... 15 FIR 濾波器模型的建立 ......................................... 17 乘加子系統(tǒng)的搭建 .......................................... 17 濾波器模塊的添加和模塊參數(shù)設(shè)置 ........................... 21 各模塊的連接 .............................................. 27 5 Simulink 仿真 .................................................... 29 仿真時間設(shè)定 ................................................. 29 示波器模塊顯示 ............................................... 29 仿真結(jié)果分析 ................................................. 31 6 總結(jié) ............................................................. 33 參考文獻 ........................................................... 34 致謝 ............................................................... 35 附錄 ............................................................... 36 附錄 1 FIR 濾波器仿真模型圖 ....................................... 36 附錄 2 FIR 濾波器測試模型圖 ....................................... 37 附錄 3 FPGA 定點數(shù)轉(zhuǎn)換程序 ........................................ 37 I 摘要 在現(xiàn)代通信領(lǐng)域中， FIR 數(shù)字濾波器以其良好的線性特性被廣泛使用，屬于數(shù)字信號處理的基本模塊之一。由學(xué)生填寫并經(jīng)指導(dǎo)老師審核、評價。 5. ～ （寒假期間） 6. ～ （第 1～ 2周） 畢業(yè)設(shè)計 中期檢查。 3. ～ （第 9～ 10周） 完成畢業(yè)設(shè)計（論文）開題報告。 2. ～ （第 8周） 接受《畢業(yè)設(shè)計（論文）任務(wù)書》。 最后在 Simulink 中仿真。接著加入正弦信號產(chǎn)生模塊， Add 模塊， Input 與 Output 模塊， Shift Taps模塊， Bus Conversion 模塊， clock 模塊， Scope 模塊。 接著