【正文】 、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。可以說， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 （ 4） FPGA 是 ASIC 電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一 。 （ 2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個新概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸 入輸 出模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個部分。 FPGA 介紹 FPGA 簡介 FPGA 是英文 Field Programmable Gate Array 的縮寫，即現(xiàn)場可編程門陣列，它是在 PAL、 GAL、 EPLD 等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。當然，隨著 EDA 技術(shù)的逐漸成熟，也包括了如 PSPICE、 EWB、 MATLAB等計算機輔助分析 CAA 技術(shù)，如 PROTEL、 ORCAD 等印刷制版計算機輔助設計，等等。 L U T+ / 寄存器YC [ 0 ]C [ 1 ] X [ N 1 ]C [ 0 ]C [ 1 ]+寄存器字 移 寄 存 器乘 法 器累 加 器 圖 傳統(tǒng)的可編程數(shù)字信號處理器結(jié)構(gòu) 與傳統(tǒng)串行算法相比， DA 算法可極大地減少硬件電路的規(guī)模，提高電路的執(zhí)行速度。 C [ N 1 ]X [ 0 ]X [ 1 ] DA 算法在實現(xiàn)乘加功能時，首先將各輸入數(shù)據(jù)的每一對 應位產(chǎn)生的部分積預先進行相加，形成相應的部分積，然后 再對各部分積 進行累加形成最終結(jié)果，而傳統(tǒng)算法是所有乘積已經(jīng)產(chǎn)生之后再相加完成乘加運算的 。 () 從以上推倒可以發(fā)現(xiàn)， DA 算法是一種以實現(xiàn)乘法運算為目的的運算方法。無符號 DA 系統(tǒng)假設變量 ??xn的表達式為 []xn? ? ? ? ? ? ?10 2 , 0 ,1B bbbb x n x n?? ???， () 式中， ??bxn表示 ??xn的第 b 位， ??xn即為 x 的第 n 次采樣。本次設計采用分布式算法設計 FIR 濾波器，并對其進行了改進。利用可編程邏輯器件實現(xiàn) FIR 濾波器，由于實現(xiàn)的是硬件并行算法，因此特別適用于某些實時性要求高的場合。 (3)采用可編程邏輯器件實現(xiàn)。由于有專門的函數(shù)可供調(diào)用，因此使用 DSP 器件設計 FIR濾波器相對較簡單，其應用也最為廣泛。雖可采用多片擴展來滿足，但會增加體積和功耗，因而在實際中受到一定限制。 MATLAB 設計計算濾波器系數(shù)過程如下： FIR 濾波器參數(shù)設置，因為是 17階 ，所以 Specify order 處填 16， h(0)=0. 圖 MATLAB 中 FIR濾波器的參數(shù)設置 圖 FIR 濾波器的幅頻響應 圖 FIR 濾波器的相頻響應 圖 FIR 濾波器的沖激響應 8 圖 FIR 濾波器系數(shù) 圖 對 FIR 濾波器的系數(shù)進行調(diào)整，整數(shù)化 可得 FIR濾波器的參數(shù)為 [12 18 13 29 13 52 14 162 242 162 14 52 13 29 13 18 12] 分布式算法概 述 FIR 濾波器的幾種實現(xiàn)方法 目前 FIR 濾波器大致有以下幾種實現(xiàn)方法 ： (1)使用單片通用數(shù)字濾波器集成電路 實現(xiàn) 。99， 0， 0， 0， 177。 99， 0， 0， 0， 177。 本課題的設計采用 MATLAB 設計計算 FIR 數(shù)字濾波器系數(shù)。 常用的窗函數(shù)有六種：矩形窗 、 三角形 窗、漢寧窗、海明窗、布拉克曼窗和凱澤窗。首先通帶和阻帶的波動基本上相等，另外對于大部分窗函數(shù)來說，通帶內(nèi)或阻帶內(nèi)的波動不是均勻的，通常離開過渡帶時會減小。 通常采用窗函數(shù)法設計 FIR 濾波器方法簡單，有閉合形式的公式可循，因而很實用。 從以上比較看出， IIR 濾波器與 FIR 濾波器各有特點，所以可以 從 實際應用時的要求出發(fā)，從多方面考慮來加以選擇。 ， IIR 濾波器可以利用模擬濾波器設計的現(xiàn)成的閉合公式、數(shù)據(jù)和表格，因而計算工作量較小，對計算工具要求不高。 濾波器主要采用非遞歸結(jié)構(gòu)，因而無論從理論上還是從實際的有 限精度的運算中它都是穩(wěn)定的，有限精度運算的誤差也較小。 濾波器可得到嚴格的線性相位，而 IIR 濾波器做不到這一點， IIR 濾波器的選擇性愈好，其相位的非線性愈嚴重。 具有對稱沖激響應的 FIR 傳輸函數(shù)的沖激響應可寫成如下形式： 當 N為偶數(shù)時 12 () 200( ) [ ] [ ] ( ) ( )2N NNn n N nnnNH z h n z h n z z h z? ?? ? ? ???? ? ? ??? （ ） 當 N為奇數(shù)時 1 12()00( ) [ ] [ ] ( )NNn n N nnnH z h n z h n z z? ?? ? ? ???? ? ??? （ ） 則 FIR線性相位系統(tǒng)的結(jié)構(gòu)可轉(zhuǎn)化成如圖 和圖 所示。乘法器的增加，意味著電路成本增加，另外對電路的工作速度也有影響。 4 圖 直接型結(jié)構(gòu) 當沖擊響應滿足下列條件時， FIR 濾波器具有對稱結(jié)構(gòu)，為線性相位濾波器： （ ） 這種對稱性，可使得乘法器數(shù)量減半：對 n 階 濾波器，當 n為偶數(shù)時，乘法器的個數(shù)為 n/2 個；當 n 為奇數(shù)時，乘法器的個數(shù)為 (n+1)/2 個。 N階有限沖激響應濾波器要用 N＋ 1 個系數(shù)描述，通常要用 N+1 個乘 法器和 N 個兩輸入加法器來實現(xiàn)。本設計應用直接型結(jié)構(gòu)，所以在以下章節(jié)將對其 作重點介紹。 本課題研究的是應用最為廣泛的線性時不變數(shù)字濾波器。數(shù)字濾波器有低通、高通、帶通和全通等類型。數(shù)字濾波器具 有高精度、高可靠性、可程控改變頻率或復用、便于集成等優(yōu)點。數(shù)字濾波器輸入信號的抽樣率應大于被處理信號帶寬的兩倍，其頻率響應具有以抽樣頻率為間隔的周期重復特性，且以折疊頻率即 1/2 抽樣頻率點成鏡像對稱。 數(shù)字濾波器是一個離散時間系統(tǒng)（按預定的算法，將輸入離散時間信號轉(zhuǎn)換為所要求的輸出離散時間信號的特定功能裝置）。其功能是對輸入離散信號的數(shù)字代碼進行運算處理，以達到改變頻譜的目的。模擬出一 臺 Fs 為 44KHz， cF 為 的 FIR數(shù)字低通濾波器 ，并用其進行模擬濾波，測試其效果。 本課題是利用分布式 算法 設計 FIR 數(shù)字低通濾波器，主要是研究分布式算法的原理及其在該設計中的應用，以及用 FPGA 軟件設計，利用 VHDL 語言編程 ，并在QuartusII 操作環(huán)境中實現(xiàn)編譯、綜合，以及用其自帶的軟件進行仿真。因此，F(xiàn)PGA 在嵌入式系統(tǒng)設計領域已占據(jù)越來越重要的地位。隨著各個領域應用需求的多樣化，嵌入式設計技術(shù)和芯片技術(shù)也經(jīng)歷著一次又一次的革新。采用分布 式 算法的 FPGA 濾波器采用純硬件的方式實現(xiàn) FIR 濾波，其突出的優(yōu)點是：運算速度不再和濾波器 的 階數(shù)正相關，而是與采樣數(shù)據(jù)的寬度相關，特別適合于高階高速 FIR 濾波器的設計。它用于將輸入信號x[n]的頻率特性進行特定的修改，轉(zhuǎn)換成另外的輸出序列 y[n]。 本設計采用的分布式算法在提高系統(tǒng)運算速度和硬件資源利用率上發(fā)揮了重要作用。有限長單位沖激響應（ FIR）數(shù)字濾波器 是數(shù)字信號處理系統(tǒng)中最基本的元件，它可以在保證任意幅頻特性的同時具有嚴格 的線性相頻特性，同時其單位抽樣響應是有限長的，因而濾波器是穩(wěn)定的系統(tǒng)。本課題