【正文】 但由于本人能力有限，未能充分利用 FPGA 器件的最大特點(diǎn)，即基于查找表原理。 輸入 9 位輸出 16 位；修改了最后的加法器 add888，輸入都為 16 位輸出為 8位；增加一個(gè)延時(shí)器 dff89,接在 d8 信號(hào)后面，輸入 8位輸出 9位，相當(dāng)于右邊電路的第一級(jí)加法器產(chǎn)生的效果。 (2)在配置和使用上的問(wèn)題，對(duì) MarsEP1C3SCore 核心板所知甚少，不能熟練進(jìn)行操作，如引腳分配等。 而這次利用 FPGA 技術(shù)來(lái)設(shè)計(jì) 帶 通數(shù)字濾波器，有著非常優(yōu)越的軟件條件。 ]將其作為離散信號(hào)輸入，其離散信號(hào)波形的 MATLAB 實(shí)現(xiàn)如下： 圖 頻率為 5KHz 的 離散信號(hào) 輸入 輸出波形圖 由輸出離散信號(hào)的波形圖可以看出， 5KHz 的正弦波通過(guò)了該 FIR 濾波器，但是由于時(shí)序的原因，產(chǎn)生了一定角度的移相。 70， 0， 0， 0， 177。根據(jù)仿真的結(jié)果分析參數(shù)對(duì)設(shè)計(jì)的影響，為正確做 出設(shè)計(jì)奠定基礎(chǔ)。 圖 乘法器的模塊圖 圖 乘法器的波形仿真 結(jié)果完全符合設(shè)計(jì)要求。 end process。s3(9 DOWNTO 0))。039。 SIGNAL s3 : SIGNED (9 DOWNTO 0)。 USE 。 end a。Din1(13)amp。 USE 。 圖 加法器的模塊圖 圖 加法器的仿真波形 完全符合設(shè)計(jì)要求。Din1)。 Din2 :in signed (15 downto 0)。 本次設(shè)計(jì)采用的是并行加法器方式。 END a。039。 clear : IN STD_LOGIC。另一支路上，1 52 乘法器輸出之和為 14位， 1 162 乘法器輸出之和為 16 位，其總輸出之和為 16位，最后這兩路輸出之和為 16 位。如采用類似下圖的目錄結(jié)構(gòu)： 圖 FPGA設(shè)計(jì)的目錄結(jié)構(gòu) VHDL 語(yǔ)言描述實(shí)現(xiàn) FIR 濾波器 設(shè)計(jì) 各模塊輸出位數(shù)的確定 設(shè)計(jì)輸入 設(shè)計(jì)綜合 布局布線 設(shè)計(jì)仿真 配置 Design 源 代碼 布局布線 仿真 綜合 14 QDcp?QDcp?QDcp?QDcp?QDcp?QDcp?QDcp?QDcp?QDcp?QDcp?QDcp?QDcp?QDcp?QDcp?QDcp?QDcp?????????12? 18?132913?52?14162242????? ??+ +++++++++881z?Y [ 7 . . . 0 ] 圖 濾波器原理圖 由第二章知，所設(shè)計(jì)的濾波器的系數(shù)為 [12 18 13 29 13 52 14 162 242 14 52 13 29 13 18 12]。目前 FPGA 的品種很多，有XILINX 的 XC 系列、 TI 公司的 TPC 系列、 ALTERA 公司的 FLEX系列等。它是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。 他與傳統(tǒng)算法實(shí)現(xiàn)乘加運(yùn)算的不同在于，執(zhí)行部分積運(yùn)算的先后順序不同。隨著可編程邏輯器件的容量和 速度 不斷 提高 ，實(shí)現(xiàn)單片系統(tǒng)集成已經(jīng)成為可能。 70， …]， 此濾波器 Fs 為 44kHz,Fc 為 。若允許波動(dòng)在整個(gè)通帶內(nèi)均勻分布，就會(huì)產(chǎn)生較小的峰值波動(dòng)。 FIR 濾波器，由于沖擊響應(yīng)是有限長(zhǎng)的，因而可以用快速傅里葉變換算法， 6 這樣運(yùn)算速度可以快得多。在電路實(shí)現(xiàn)中，乘法器占用的邏輯單元數(shù)較多。它可以是時(shí)不變的或時(shí)變的、因果的或非因果的、線性的或非線性的。由 于電子計(jì)算機(jī)技術(shù)和大規(guī)模集成電路的發(fā)展，數(shù)字濾波器已可用計(jì)算機(jī)軟件實(shí)現(xiàn)，也可用大規(guī)模集成數(shù)字硬件實(shí)時(shí)實(shí)現(xiàn)。雖然 ASIC 的成本很低，但設(shè)計(jì)周期長(zhǎng)、投入費(fèi)用高、風(fēng)險(xiǎn)較大，而可編程邏輯器件（ Programmable Logic Device）設(shè)計(jì)靈活、功能強(qiáng)大 ，尤其是高密度現(xiàn)場(chǎng)可編程邏輯 器件（ Programmable Gate Array），其設(shè)計(jì)性能已完全能夠與 ASIC 媲美，而且由于 FPGA 的逐步普及，其性價(jià)比已足以與 ASIC 抗衡。因此， FIR 濾波器在通信、圖像處理、模式識(shí)別等領(lǐng)域都有著廣泛的應(yīng)用。 Therefore， the FIR filters have a wild application in the fields of munication、 image processing、 simulated recognition and so on。 圖像處理以及數(shù)據(jù)傳輸都要求信道具有線性相位特性。 13 The circuit design13 4 . 2 V H D L l a n g u a g e t o d e s c r i b e t h e r e a l i z a ti o n o f F I R f i l t e r d e s i g n 13 4 . 1 F P G A b a s e d F I R f i l t e r d e s i g n process 11 3 . 2 F P G A Overview5 FIR Filter Design Window Function 30 附錄 23 濾波器濾波性能的再驗(yàn)證 9 3 EDA技術(shù)和 FPGA介紹 8 分布式算法的推導(dǎo) ……………………. ………………. ………………… 畢 業(yè) 論 文 題目： EDA 設(shè)計(jì)微波濾波器 —— 基于 DA 算法 的 FIR 數(shù)字 低通 濾波器設(shè)計(jì) 院 部 信息科學(xué)與工程學(xué)院 專業(yè)班級(jí) 電子信息科學(xué)與技術(shù) 3班 屆 次 學(xué)生姓名 學(xué) 號(hào) 指導(dǎo)教師 二 O 一 O 年 六 月 十 二 日 裝 訂 線 ……………….……. …………. …………. ……… I 目 錄 1 緒論 1 課題研究的目的和意義 1 課題研究的內(nèi)容及預(yù)期目標(biāo) 11 FPGA介紹 31 II Contents 1 Introduction1 R e s e a r c h h o m e a n d abroad 11 3 . 2 . 3 F P G A d e s i g n flow13 The output of each module to determine the median 有限長(zhǎng)單位沖激響應(yīng)（ FIR）數(shù)字濾波器 是數(shù)字信號(hào)處理系統(tǒng)中最基本的元件，它可以在保證任意幅頻特性的同時(shí)具有嚴(yán)格的線性相頻特性，同時(shí)其單位抽 樣響應(yīng)是有限長(zhǎng)的，因而濾波器是穩(wěn)定的系統(tǒng)。 【 Key words】 VHDL、 FPGA、 lowpass、 FIR filters、 DA 1 1 緒論 概述 EDA 技術(shù)以功能強(qiáng)大的計(jì)算機(jī) 為平臺(tái)。 本設(shè)計(jì)采用的分布式算法在提高系統(tǒng)運(yùn)算速度和硬件資源利用率上發(fā)揮了重要作用。因此，F(xiàn)PGA 在嵌入式系統(tǒng)設(shè)計(jì)領(lǐng)域已占據(jù)越來(lái)越重要的地位。 數(shù)字濾波器是一個(gè)離散時(shí)間系統(tǒng)（按預(yù)定的算法，將輸入離散時(shí)間信號(hào)轉(zhuǎn)換為所要求的輸出離散時(shí)間信號(hào)的特定功能裝置）。 本課題研究的是應(yīng)用最為廣泛的線性時(shí)不變數(shù)字濾波器。乘法器的增加，意味著電路成本增加，另外對(duì)電路的工作速度也有影響。 ， IIR 濾波器可以利用模擬濾波器設(shè)計(jì)的現(xiàn)成的閉合公式、數(shù)據(jù)和表格，因而計(jì)算工作量較小，對(duì)計(jì)算工具要求不高。 常用的窗函數(shù)有六種：矩形窗 、 三角形 窗、漢寧窗、海明窗、布拉克曼窗和凱澤窗。 MATLAB 設(shè)計(jì)計(jì)算濾波器系數(shù)過(guò)程如下： FIR 濾波器參數(shù)設(shè)置，因?yàn)槭?17階 ，所以 Specify order 處填 16， h(0)=0. 圖 MATLAB 中 FIR濾波器的參數(shù)設(shè)置 圖 FIR 濾波器的幅頻響應(yīng) 圖 FIR 濾波器的相頻響應(yīng) 圖 FIR 濾波器的沖激響應(yīng) 8 圖 FIR 濾波器系數(shù) 圖 對(duì) FIR 濾波器的系數(shù)進(jìn)行調(diào)整，整數(shù)化 可得 FIR濾波器的參數(shù)為 [12 18 13 29 13 52 14 162 242 162 14 52 13 29 13 18 12] 分布式算法概 述 FIR 濾波器的幾種實(shí)現(xiàn)方法 目前 FIR 濾波器大致有以下幾種實(shí)現(xiàn)方法 ： (1)使用單片通用數(shù)字濾波器集成電路 實(shí)現(xiàn) 。利用可編程邏輯器件實(shí)現(xiàn) FIR 濾波器，由于實(shí)現(xiàn)的是硬件并行算法，因此特別適用于某些實(shí)時(shí)性要求高的場(chǎng)合。 DA 算法在實(shí)現(xiàn)乘加功能時(shí)，首先將各輸入數(shù)據(jù)的每一對(duì) 應(yīng)位產(chǎn)生的部分積預(yù)先進(jìn)行相加，形成相應(yīng)的部分積，然后 再對(duì)各部分積 進(jìn)行累加形成最終結(jié)果，而傳統(tǒng)算法是所有乘積已經(jīng)產(chǎn)生之后再相加完成乘加運(yùn)算的 。+寄存器字 移 寄 存 器乘 法 器累 加 器