【正文】 并且我們要善于積累和總結讓障礙成為我們的另一種知識沉淀，這樣我們才能融會貫通，才能更善于發(fā)現問題和解決問題。 設計心得 本次畢業(yè)設計主要包含了信號與系統(tǒng)，數字信號處理和 FPGA方面的相關知識。 Module end //整個模擬濾波信號結束 //使用軟件仿真出待濾波信號 混合信號設定之后利用 Matlab工具進行模型仿真。 x2=sin(2*pi*t*30)。在Quartus 2的仿真中我們發(fā)現程序無法正常的完成運行，究其原因在于小數乘法器的問題。 x5=x3[15]^x4[15]。 y_out=3239。 x4=1639。 reg[29:0] x6。//輸入的被乘數和乘數 output[31:0] y_out。 隨著 FPGA 的發(fā)展以及相應 EDA 軟件工具的成熟， FPGA 在高速數字信號處理領域得到了越來越廣泛的應用。 begin abs_real = arg 0 ? arg : arg。 t為有符號數，所以是帶符號右移，于是 t3 ={t[7]， t[7]， t[7]， t[7:3]} 之所以這么些就是為了節(jié)省資源，提高頻率 以 4* 為例 4的原碼： 1000 0100B 補碼： 1111 1100B 41=0111 1110 而符號位不能變 應用原來的位代替 1111 1110B 的原碼 1000 0010B =2 2. 對程序設計中的問題分析與總結 在最開始的設計中， 本文初始計劃 使用乘法單元。 mult13_8 uut14(clk， c14， xx[14]， acc15)。 mult13_8 uut6(clk， c6， xx[6]， acc7)。k=k1) sxin[k]=sxin[k1]。 reg [8:0]xx[16:0]。 input clk。 VerilogHDL 的實現 這個方法的實現中，使用了移位代替乘法運算來實現濾波器乘加的方法。 VerilogHDL 是一種硬件描述語言(hardware description language)，為了制作數字電路而用來描述 ASIC 和 FPGA 的設計之用。目前 Altera已經停止了對 Maxplus II 的更新支持， Quartus II 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變?？傊褂?FPGA器件進行系統(tǒng)設計能節(jié)約成本。因此，使用 FPGA器件可大大縮短系統(tǒng)的設計周期，加快產品投放市場的速度，提高產品的競爭能力?？删幊踢壿嬓酒瑑鹊慕M件門數高，一片FPGA可代替幾片、幾十片乃至幾百片中小規(guī)模的數字集成電路芯片。前兩種 ASIC的設計和制造都離不開器件生產廠家，用戶主動性較差。為了獲得最優(yōu)的濾波器系數，量化的精度也相當重要 。 這是一個非常典型的例子 ， 可以清晰的看到利用 Matlab提供的 FDAtool設計濾波器的方便與快捷。 針對一個含有 5Hz、 15Hz和 30Hz的混和正弦波信號已知濾波器的階數 n=38， beta=。在 Specify Order中填入所要設計的濾波器的階數 (N 階濾波器， Specify Order＝ N1)，如果選擇 Minimum Order則 MATLAB根據所選擇的濾波器類型自動使用最小階數。 Matlab 直接 FDAtool 設計方式解析 基于 FPGA 的 FIR 數字濾波器 的 設計 13 FDATool(Filter Design amp。 B=wlpwls。又因 M=N+1，所以濾波器階數 N=79。 用以上的程序我們可以得到在 Matlab 中的許多參數和圖像，從而進一步分析我們的設計。w/pi39。 [N， fo， mo， W]=remezord(f， m， dev， Fs)。close all fc=1/4。接下來我首先用程序的方式來實現濾波器： 使用 remez函數設計 FIR低通濾波器 設計濾波器，使逼近低通濾波特性 | )(eH jd ? |。同理我們首先建立以個目標的數字濾波器模型。 隨著軟件技術的不斷發(fā)展， Matlab 軟件能給設計者帶來的數字信號處理工作已經非常的完善和多樣了，設計者可以利用 Matlab 軟件進行數字濾波器的設計和仿真，而且還可以用這款軟件進行設計的優(yōu)化。 FIR 數字濾 波器的基礎 首先介紹 FIR 數字濾波器基本原理，在如下表格中對 FIR 和 IIR 數字濾波器進行了全面的比較： 表 21兩種濾波器特點比較分析 FIR數字濾波器 IIR數字濾波器 設計 方法 在一般的情況下， FIR數字濾波器沒有設計公式。若線性系統(tǒng)僅是一個空間濾波器 ，則通過簡單地觀察它對沖擊的響應，我們就可以完全確定該濾波器。這樣可以完成信號處理的主要技術，如中頻采樣、參數估計、自適應濾波、脈沖壓縮、自適應波束形成和旁瓣對消等。然而，以前 的模擬濾波器克服 不了 電壓漂移、溫度漂移和噪聲等問題，同時，也 帶來了許多誤差和不穩(wěn)定因素。并且研究多種快速的 FIR數字濾波器的理論設計思想和程序設計方法。其功能是對輸入離散信號的數字代碼進行運算處理，以達到改變信號頻譜的目的。下面 是 卷積定義式： ? ? ?????? k k kfknxknfnxnfnxny ][][][][][][][ （ 1） LTI 數字濾波器在一般情況下分為有限脈沖響應（ Finite impulse response）和無限脈沖響應 (Infinite impulse response)， FIR 數字濾波器的設計方法和 IIR 濾波器的設計方法有很大的差別。從而達到減少資源占有和提高系統(tǒng)作業(yè)速度的目的，更好的體現實時性的數字濾波器優(yōu)勢。幅度指標：絕對指標，它給出對幅度響應函數的要求，一般用于 FIR濾波器的設計。首先設計者設計濾波器要有一個硬性的指標，這個指標可以是直接給出最基本的數據，也有多重表現形式。dev的計算根據公式： Rp=20log10 ? ??? 21 1/1 ??0， 于是有 Rp=20 )]1(1/)1(1[l o g10 de vde v ??，))2(lo g (20 devA s ?? ， 所以 dev(1)， dev(2)可以被表示出來。 f=[fc， fs]。grid。 %畫線檢驗設計結果 line([1/4， 1/4]， [90， 5])。指標如下： 高端通帶截止頻率 ?? ?ls 高端阻帶截止頻率 ?? ?lp 低端阻帶截止頻率 ?? ?up 低端通帶截止頻率 ?? ?us 通帶最大衰減 Rp=1dB 阻帶最小衰減 Rs=60dB 在 這樣一個例子中，可以看到它明確的給出了 Rs=60dB來 設置 窗函數類型和階次。 wls=*pi。 分析給定參數，計算出濾波器的階數，頻率等等相關指標。 Design Filter部分主要分為： Filter Type(濾波器類型 )選項，包括 Lowpass(低通 )、 Highpass(高通 )、 Bandpass(帶通 )、Bandstop(帶阻 )和特殊的 FIR濾波器。例如設計帶通濾波器時，可以定義 Wstop1(頻率 Fstop1處的幅值衰減 )、 Wpass(通帶范圍內的幅值衰減 )、 Wstop2(頻率 Fstop2處的幅值衰減 )。 系數轉換成二進制碼： 若采用乘法 器，用 1 位整數位， 1 位符號位，共 22 位定點二進制數進行運算，負數用補碼表基于 FPGA 的 FIR 數字濾波器 的 設計 14 示，由此將減法運算變成累加求和運算。借助 Matlab 信號處理工具箱中函 tf2sos(Transfer function to second order section)將傳遞函數轉換為二階級聯形式。 它與電子技術、微電子技術的發(fā)展密切相關，吸收了計算機領域的大多數最新研究成果，以高性能的計算機作為工作工具，在 EDA軟件平臺土，根據硬件描述語言 HDL完成的設計文件，自動地完成邏輯編譯、化簡、分割、綜合及優(yōu)化、布線、仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。使用 FPGA器件設計數字系統(tǒng)電路的主要優(yōu)點如下 : 使用 FPGA器件，可不受標準系列器件在邏輯功能上的限制。 基于 FPGA器件的可編程性和靈活性，用它來設計一個系統(tǒng)所需時間比傳統(tǒng)方法大為縮短。首先，使用 FPGA器件修改設計方便，設計周期縮短，使系統(tǒng)的研制開發(fā)費用降低 。對第三方 EDA工具的良好支持也使用戶可以在設計流程的各個階段使用熟悉的第三方 EDA工具。該語言適合算法級，寄存器級，邏輯級，門級和版 圖級等各個層次的設計和描述。 圖 211 11階 FIR濾波器的抽頭系數和幅頻特性曲線 可見抽頭系數是奇對稱的，即： ， 。基于 FPGA 的 FIR 數字濾波器 的 設計 21 同時，對比程序運行結果和 MATLAB的計算結果（如章節(jié)開頭表格所示），可知，二者結果是一致的，其中個別數據的 小誤差是由于移位取代小數乘法運算帶來的誤差。 wire[21:0] acc1， acc2， acc3， acc4， acc5， acc6， acc7， acc8， acc9， acc10， acc11，acc12， acc13， acc14， acc15， acc16， acc17。i=i+1) xx[i]=sxin[i]+sxin[32i] 。 mult13_8 uut3(clk， c3， xx[3]， acc4)。 mult13_8 uut11(clk， c11， xx[11]， acc12)。使用 MAC單元還有一個優(yōu)點是系數可以存成系數表，可以方便地修改，這是移位方法代替乘法運算所不及的。 reg [63:0] filter_out_expected [0:3344]。 filter_in_force [3] = $realtobits(+000)。 與仿真 modulefix_mult ( clk， rst_n， in_a， in_b， x1， x2， x3， x4， x5， x6， x7， y_out )。 ///////////////////////////////////////////////////// reg[31:0] y_out。b0。b0。b1}。b1}。 基于 FPGA 的 FIR 數字濾波器 的 設計 28 圖 215 Simulink工具窗口圖 本論文模擬一個混合信號正弦波信號他包涵 了 10,30,60（ Hz） 的信號，在 Matlab模擬出來是這樣一個信號： Fs=200。楊成杰本科畢業(yè)設計混合正弦波信號 X(t)濾波前 39。用 Matlab Simulink仿真數字濾波器設計更加直觀，操作便捷，易于分析。 多做設計嘗試和總結 我們在 FIR數字濾波器的設計中遇到過很多困難甚至是障礙。這樣才能在這條充滿荊棘的路上走的更遠 ! 參考文獻 致謝 。 系統(tǒng)整體思維 細節(jié)決定整體，整體展現細節(jié)。輸出結果如圖222所示： 圖222 濾波前信號波形圖 基于 FPGA 的 FIR 數字濾波器 的 設計 32 圖 223濾波后信號波形 圖 仿真總結 由上面的仿真結果輸出圖可以看出，所設計的數字帶通濾波器使混合輸入信號中頻率為 30Hz的正弦波信號通過，明顯的出現了帶中信號。 plot(t， X)。利用移位來把小數運算轉換成整數運算，這樣我們的