可編程邏輯器件原理-文庫吧資料
2025-05-07 22:51本頁面
【正文】 可編程連線陣列 ? 在各個邏輯宏單元之間以及邏輯宏單元與 I/O單元之間提供信號連接的網(wǎng)絡(luò) ? CPLD中一般采用固定長度的線段來進行連接，因此信號傳輸?shù)难訒r是固定的，使得時間性能容易預(yù)測。 ? 或陣列固定明顯影響了器件編程的靈活性 BnAn“或”陣列（固定）SnCn+ 1“與”陣列( 可編程 )CnnnnnnnnnnnnnnnnnnnnnCBCABACCBACBACBACBAS???????? 1AnBnCn AnBnCn AnBnCn AnBnCn AnBn AnCn BnCn 用 PAL實現(xiàn)全加器 GAL結(jié)構(gòu) ? GAL器件與PAL器件的區(qū)別在于用可編程的輸出邏輯宏單元（ OLMC）代替固定的或陣列。 ? EPROM和 EEPROM 用 PROM實現(xiàn)組合邏輯電路功能 實現(xiàn)的函數(shù)為： BABAF ????1 BABAF ????2 BAF ??3固定連接點 （與） 編程連接點 （或） PLA結(jié)構(gòu) ? PLA的內(nèi)部結(jié)構(gòu)在簡單 PLD中有最高的靈活性。 數(shù)字電路課程的回顧 ? 采用中小規(guī)模器件的局限 ? 電路板面積很大，芯片數(shù)量很多，功耗很大，可靠性低－－提高芯片的集成度 ? 設(shè)計比較困難－－能方便地發(fā)現(xiàn)設(shè)計錯誤 ? 電路修改很麻煩－－提供方便的修改手段 ? PLD器件的出現(xiàn)改變了這一切 PLD出現(xiàn)的背景 ? 電路集成度不斷提高 ? SSI?MSI?LSI?VLSI ? 計算機技術(shù)的發(fā)展使 EDA技術(shù)得到廣泛應(yīng)用 ? 設(shè)計方法的發(fā)展 ? 自下而上 ?自上而下 ? 用戶需要設(shè)計自己需要的專用電路 ? 專用集成電路（ ASIC－ Application Specific Integrated Circuits）開發(fā)周期長，投入大，風險大 ? 可編程器件 PLD：開發(fā)周期短，投入小，風險小 數(shù)字電路課程的回顧 數(shù)字電路課程的回顧 數(shù)字電路課程的回顧 數(shù)字電路課程的回顧 PLD器件的優(yōu)點 ? 集成度高，可以替代多至幾千塊通用 IC芯片 ? 極大減小電路的面積，降低功耗，提高可靠性 ? 具有完善先進的開發(fā)工具 ? 提供語言、圖形等設(shè)計方法，十分靈活 ? 通過仿真工具來驗證設(shè)計的正確性 ? 可以反復(fù)地擦除、編程，方便設(shè)計的修改和升級 ? 靈活地定義管腳功能，減輕設(shè)計工作量，縮短系統(tǒng)開發(fā)時間 ? 保密性好 PLD的發(fā)展趨勢 ? 向高集成度、高速度方向進一步發(fā)展 ? 最高集成度已達到 400萬門 ? 向低電壓和低功耗方向發(fā)展，5V????更低 ? 內(nèi)嵌多種功能模塊 ? RAM， ROM， FIFO， DSP， CPU ? 向數(shù)、?；旌峡删幊谭较虬l(fā)展 PLD器件的分類－－按集成度 ? 低密度 ? PROM,EPROM,EEPROM,PAL,PLA,GAL ? 只能完成較小規(guī)模的邏輯電路 ? 高密度，已經(jīng)有超過 400萬門的器件 ? EPLD ,CPLD
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1