大規(guī)?？删幊踢壿嬈骷?文庫吧資料
2024-12-14 08:42本頁面
【正文】 、異步 RAM （ 4）仿真 ROM ROM的內(nèi)容可由 Alterar的存貯器初始化 文件（ .mif）確定，比真正 ROM更靈活。 使用 EAB占用器件資源少，速度快。 42 5）增強功能的 I/O引腳 I/O腳三態(tài)輸出使能控制 I/O腳漏極開路選擇 （ OpenDrain Option) 輸出電壓擺率控制： 高速、或低噪聲 6）多種封裝形式，多種器件類型 84 672引腳，相同封裝引腳兼容 43 FLEX10K系列中集成度最小的是 EPF10K10LC84： 外部管腳視圖 44 實際器件外觀： 45 EPF10K10LC84內(nèi)部結(jié)構(gòu)圖： 46 FLEX10K系列中 集成度 最大的是 EPF10K250ABC600： 47 EPF10K250ABC600內(nèi)部結(jié)構(gòu)圖： 48 功能描述 嵌入式陣列塊 (EAB)、邏輯陣列塊 (LAB)、 Fast Track、 I/O單元 49 嵌入式陣列塊： EAB(Embedded Array Block) 1） EAB結(jié)構(gòu)： RAM： 2048 bit； 數(shù)據(jù)線 : 8bit(max)； 地址線 : 11bit(max) EAB 模塊圖 50 EAB 可用于實現(xiàn)： FIFO、 ROM、 RAM、 乘法器、 數(shù)字濾波器、 微處理器 利用輸入輸出可編程寄存器 EAB可實現(xiàn)： 同步設(shè)計、 異步設(shè)計 51 2）用 EAB實現(xiàn) RAM功能 EAB存貯結(jié)構(gòu) 2048x1 1024x2 512x4 256x8 EAB中 RAM的大小可靈活配置： 52 EAB 與分布式 RAM的比較： 分布式 RAM： 4 輸入查找表構(gòu)成 (16 x 1)RAM。 FLEX APEX II APEX20K FLEX10K FLEX8000 FLEX6000 35 Altera 器件結(jié)構(gòu) 器件系列 邏輯單元結(jié)構(gòu) 連線結(jié)構(gòu) 工藝APEX20K 查找表 連續(xù) SRAMFLEX10K 查找表 連續(xù) SRAMFLEX8000 查找表 連續(xù) SRAMFLEX6000 查找表 連續(xù) SRAMMAX9000 乘積項 連續(xù) EEPROMMAX7000 乘積項 連續(xù) EEPROMMAX5000 乘積項 連續(xù) EPROMClassic 乘積項 連續(xù) EPROM36 Altera 器件的用戶 I/0引腳和可用門 器件系列 用戶 I/O 引腳 可用門APEX20K 99~780 100000~1000000FLEX10K 135~570 10000~250000FLEX8000 78~208 2500~50000FLEX6000 81~218 16000~24000MAX9000 159~216 6000~12022MAX7000 36~212 600~5000MAX5000 28~100 600~375Classic 22~68 300~90037 Altera 器件系列引腳數(shù)的發(fā)展趨勢 38 Altera 器件系列系統(tǒng)可用門數(shù)的發(fā)展趨勢 39 二、 Altera FLEX 10K 系列器件 性能特點 1）工業(yè)界第一種嵌入式可編程邏輯器件系列： 嵌入式陣列（ EAB_Embedded Array Block， 2048位 /每個 EAB） 邏輯陣列（ LAB_Logic Array Block） 2）高密度 最大 250000門 /片， 40960位內(nèi)部 RAM （ 20個 EAB），可實現(xiàn)單片集成 40 3）系統(tǒng)級特點： ? 多電壓 I/O接口、 ? 低功耗（ SRAM工藝） ? JTAG(Joint Test Action Group) ? BST(Boundary Scan Test) ? ICR(In Circuit Reconfiguration), 在電路可重構(gòu)。 MAX MAX9000 MAX7000 MAX5000 Classic 34 FLEX系列： 靈活邏輯單元陣列 （ Flexible Logic Element Matrix） 內(nèi)部結(jié)構(gòu)： 使用查找表（ Look Up Table __LUT） 結(jié)構(gòu)來實現(xiàn)邏輯功 能；采用 SRAM工藝；屬 FPGA。 c. 連接邏輯塊的互連資源，用于邏輯塊 之間、邏輯塊與輸入 /輸出塊之間的連 接。共同之處包括三大部分： a. 一個二維的邏輯塊陣列，構(gòu)成了 PLD器 件的邏輯核心。 4）使用方法的不同 27 一次性編程： PROM、 PAL 重復(fù)可編程：紫外線擦除：數(shù)十次； E2CMOS工藝：上千次； SRAM結(jié)構(gòu)：上萬次 從可編程特性分為 從編程元件分為 熔絲型開關(guān)； 可編程低阻電路元件； EPROM； EEPROM； SRAM； 28 167。 任意一個組合邏輯都可以用 “ 與 —或 ” 表達 式來描述，所以該 “ 與 —或陣列 ” 結(jié)構(gòu)能實現(xiàn)大 量的組合邏輯功能。該結(jié)構(gòu)來自于 典型的 PAL、 GAL器件的結(jié)構(gòu)。 根據(jù)器件互連結(jié)構(gòu)、邏輯單元結(jié)構(gòu)分為： 22 含查找表的邏輯單元：（ FPGA） 23 CPLD：內(nèi)部互連結(jié)構(gòu)由固定長度的連線資 源組成，布線的延遲確定，屬確定型結(jié)構(gòu)。通過查找表可實現(xiàn)邏輯函數(shù)功能。 四、 PLD的種類及分類方法 20 低密度 PLD： 高密度 PLD（
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1