大規(guī)模可編程邏輯器件-wenkub
2022-12-23 08:42:39 本頁面
【正文】 定功能標(biāo) 準(zhǔn)集成電路 74/54系 列、 4000、 4500系 列構(gòu)成。設(shè)計(jì)無靈 活性 , 芯片種類多， 數(shù)目大。 第二章 大規(guī)模可編程邏輯器件 2 80年代初： Lattice公司推出 GAL_Generic Array Logic (第二代）； 167。 二、 PLD產(chǎn)品的特點(diǎn)： 5 6 Altera 產(chǎn)品系列主要性能 邏輯單元 用戶 速度等級(jí) RAM（ FF ） I/O （ ns ） （位）APEX II EP2A90 4000k 89280 1140 1,523,712APEX20K EP20K1500E 1500k 51840 808 4 442,368FLEX10K EPF10K10 250k 4992 406 4 24,576FLEX8000 EPF8050 50k 4032 360 3FLEX6000 EPF6024A 24K 1960 218 5MAX9000 EPM9560 12k 560 212 12MAX7000 EPM7256 5k 256 160 10MAX5000 EPM5192 192 64 1Classic EP1810 48 48 20系列 代表產(chǎn)品 可用門數(shù)7 Altera公司千萬門級(jí)的 FPGA (SOC): Stratix 8 Xilinx 產(chǎn)品 系列主要性能 C L B / 速度等級(jí) 驅(qū)動(dòng)能力 最大用 R A M宏單元 （ ns ） （ mA ） 戶 I / O （位）X C 20 00 X C 20 18 L 1 . 0 K ~ 1 . 5 K 100 172 10 4 74X C 30 00 X C 30 90 5 . 0 K ~ 6 . 0 K 320 928 6 4 144X C 31 00 X C 31 95 / A 6 . 5 K ~ 7 . 5 K 484 1320 8 176X C 40 00 X C 40 63 E X 6 2 K ~ 1 3 0 K 2304 5376 2 12 384 73728X C 52 00 X C 52 15 1 4 K ~ 1 8 K 484 1936 4 8 244X C 62 00 X C 62 64 6 4 K ~ 1 0 0 K 16384 16384 8 512 262KX C 81 00 X C 81 09 8 . 1 K ~ 9 . 4 K 2688 1344 1 24 208X C 72 00 X C 72 72 A 2. 0K 72 126 15 8 72X C 73 00 X C 73 14 4 3. 8K 144 234 7 24 156X C 95 00 X C 95 28 8 6. 4K 288 288 10 24 180系列 代表產(chǎn)品 可用門 FF9 10 11 Xilinx公司千萬門級(jí)的 FPGA (SOC): VirtexII Pro 12 Lattice 產(chǎn)品 系列主要性能 速度等級(jí) 最大（ ns ） I/OispLSI1000/E isp1048 8k 192 288 5 108ispLSI2022/E/V isp2192 8k 192 192 6 110ispLSI3000 isp3448 20k 320 672 12 224ispLSI5000V isp5512V 24k 512 384 10 384ispLSI6000 isp6192 25k 192 416 15 159ispLSI8000 isp8840 45k 840 1152 312FF系列 代表產(chǎn)品 可用門 宏單元13 PLD工業(yè)市場(chǎng)份額 Total 1998 PLD Market=$ B Total 1999 PLD Market=$ B Source: Dataquest, March 2022 14 從互連延時(shí)入手解決系統(tǒng)速度問題 門延時(shí)：幾百 ns → 不足 2 ns 互連延時(shí)：相對(duì)門延時(shí)越來越大 線寬 互連延時(shí)占系統(tǒng)延時(shí)比例 30% 50% 70%三、近年 PLD的發(fā)展熱點(diǎn) 15 1） ISP（ In_System Programmability/ Programming）： 是指對(duì)器件、電路板、整個(gè)電子系統(tǒng)進(jìn) 行邏輯重構(gòu)和修改功能的能力。 制造 減少制造成本，免去單獨(dú)編程工序，免去重做印刷電路板的工作，大量減少庫存，減少預(yù)處理成本，提高系統(tǒng)質(zhì)量及可靠性。 四、 PLD的種類及分類方法 20 低密度 PLD： 高密度 PLD（ HDPLD）：超過 500門 PLD 低密度的 PLD，如 PLA、 PROM、 PAL、 GAL 高密度的 PLD （ HDPLD） 根據(jù)器件密度分為： 21 FPGA（ Field Programmable Gates Array） CPLD（ Complex Programmable Logic Device） FPGA：內(nèi)部互連結(jié)構(gòu)由多種長(zhǎng)度不同的連線資 源組成，每次布線的延遲可不同，屬統(tǒng) 計(jì)型結(jié)構(gòu)。 根據(jù)器件互連結(jié)構(gòu)、邏輯單元結(jié)構(gòu)分為： 22 含查找表的邏輯單元：（ FPGA） 23 CPLD：內(nèi)部互連結(jié)構(gòu)由固定長(zhǎng)度的連線資 源組成，布線的延遲確定，屬確定型結(jié)構(gòu)。 任意一個(gè)組合邏輯都可以用 “ 與 —或 ” 表達(dá) 式來描述，所以該 “ 與 —或陣列 ” 結(jié)構(gòu)能實(shí)現(xiàn)大 量的組合邏輯功能。共同之處包括三大部分： a. 一個(gè)二維的邏輯塊陣列，構(gòu)成了 PLD器 件的邏輯核心。 MAX MAX9000 MAX7000 MAX5000 Classic 34 FLEX系列： 靈活邏輯單元陣列 （ Flexible Logic Element Matrix） 內(nèi)部結(jié)構(gòu)： 使用查找表（ Look Up Table __LUT） 結(jié)構(gòu)來實(shí)現(xiàn)邏輯功 能；采用 SRAM工藝；屬 FPGA。 42 5）增強(qiáng)功能的 I/O引腳 I/O腳三態(tài)輸出使能控制 I/O腳漏極開路選擇 （ OpenDrain Option) 輸出電壓擺率控制： 高速、或低噪聲 6）多種封裝形式，多種器件類型 84 672引腳，相同封裝引腳兼容 43 FLEX10K系列中集成度最小的是 EPF10K10LC84： 外部管腳視圖 4
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1