可編程邏輯器件基礎(chǔ)-文庫吧資料
2025-01-04 07:19本頁面
【正文】 ）； ◆ 基于 SRAM的編程元件； 可編程邏輯器件的編程元件 ? 熔絲型開關(guān)是最早的可編程元件，它由可以用電流熔斷的熔斷絲組成。這種片內(nèi) RAM的速度是很高的，讀操作的時間和組合邏輯延時一樣，大約為 5ns，寫操作的時間大約為 8ns，比任何芯片外解決方式要快很多倍。 輸入 — 輸出焊盤 工藝線寬與供電電壓的關(guān)系 布線資源是可編程邏輯器件中一種專用的內(nèi)部互連結(jié)構(gòu)，它主要用來提供高速可靠的內(nèi)部連線，以保證信號在芯片內(nèi)部的相鄰功能單元之間、功能單元與 I/O塊之間進(jìn)行有效的傳輸。 功能單元 ? 可編程邏輯器件器件的功耗通常由所用的 I/O引腿決定 ， 當(dāng)該芯片有較多的 I/O引腿被利用時 ， 必須考慮 I/O配置的潛在功耗及 I/O塊的有效性 。 功能單元 ? 3．固定功能單元 ? 此類功能單元提供單個固定的功能。這個機(jī)構(gòu)提供了有效的面積和可預(yù)測的延時，隨輸入變量數(shù)目的增加按比例改變。 可編程邏輯器件的基本資源 ? 1． RAM查找表 ? 在 SRAM查找表結(jié)構(gòu)中輸入變量作為地址用來從 RAM存儲器中選擇數(shù)值， RAM存儲器中預(yù)先加載進(jìn)去要實現(xiàn)函數(shù)的真值表數(shù)值，因此可以實現(xiàn)輸入變量的所有可能的邏輯函數(shù)。 FPGA和 CPLD都是可編程 ASIC， 有許多共同的特點 ， 但由于CPLD和 FPGA硬件結(jié)構(gòu)上的差異 ， 使得它們具有各自的特點： ? 在結(jié)構(gòu)工藝方面； ? 在觸發(fā)器數(shù)量上； ? 在邏輯規(guī)模和復(fù)雜度方面； ? 在時延方面； ? ? CPLD/FPGA的結(jié)構(gòu)特點 ? 可編程邏輯器件可以由用戶編程實現(xiàn)專門要求的功能 ， 主要是由于其提供了四種可編程資源：即位于芯片內(nèi)部的可編程功能單元；位于芯片四周的可編程 I/O；分布在芯片各處的可編程布線資源和片內(nèi)存儲塊 RAM。 （ 5）處理器及外圍功能模塊。 （ 3）通信類。 Altera公司目前能夠提供以下 5類宏功能模塊： （ 1）數(shù)字信號處理類。 ? Virtex4系列 FPGA ? Spartan II Spartan3 Spartan 3E器件系列 FPGA ? XC9500 XC9500XL系列 CPLD CPLD/FPGA的結(jié)構(gòu)特點 ? Xilinx公司的 CPLD/FPGA ?Xilinx公司 FPGA的基本結(jié)構(gòu) :由三個部分組成：可編程邏輯塊 CLB(Configurable Logic Blocks)、可編程輸入 /輸出塊 IOB(InPut /Output Block)和可編程內(nèi)部連接 PI(Programmable Interconnect)。 ? ispLSI器件系列 ? ispMACH4000系列 ? Lattice EC ECP系列 CPLD/FPGA的結(jié)構(gòu)特點 ? Lattice公司的 CPLD/FPGA ?ispLSI器件的基本 結(jié)構(gòu)： ispLSI器件都屬于 乘積項方式構(gòu)成可編程邏 輯的陣列型 CPLD，基本結(jié) 構(gòu)由四部分組成：通用邏 輯塊 GLB、集總布線區(qū) GRP 、輸入輸出單元 IOC和輸 出布線區(qū) ORP。 CPLD/FPGA的結(jié)構(gòu)特點 ? Lattice公司的 CPLD/FPGA Lattice是最早推出 PLD的公司，其推出的 CPLD產(chǎn)品主要有 ispLSI、 ispMACH等系列。 ? CPLD是由 GAL發(fā)展起來的，其主體仍是與 — 或陣列，并以可編程邏輯宏單元為基礎(chǔ)，可編程連線集中在一個全局布線區(qū)； FPGA是以基本門單元為基礎(chǔ)，構(gòu)成門單元陣列，可編程的連線分布在門單元與門單元之間的布線區(qū)。 PLD器件的基本結(jié)構(gòu) ? 高密度可編程邏輯器件（ HDPLD）主要包括 CPLD和 FPGA，它們的邏輯規(guī)模都比較大，能夠?qū)崿F(xiàn)一些復(fù)雜的數(shù)字系統(tǒng)功能。 PLD器件的基本結(jié)構(gòu) A1 A0 F0 F1 F0 F1 A1 A0 PAL的常用表示 PAL的結(jié)構(gòu) ? GAL ? 1985年， Lattice公司在PAL的基礎(chǔ)上設(shè)計出了通用陣列邏輯器件 GAL。 PAL的結(jié)構(gòu)與 PLA相似，也包含與陣列、或陣列，但是或陣列是固定，只有與陣列可編程。當(dāng) PLA的規(guī)模增大時，這個優(yōu)勢更加明顯。 PLD器件的基本結(jié)構(gòu) A1 陣列 1A0 0AA1 A0 F0 F1 （可編程） 或陣列 （可編程） ? PLA與 PROM的比較 ? 圖中是 6 3 PLA與 8 3 PROM的比較，兩者可以實現(xiàn)相同的邏輯功能， PLA只需要 6（ 2 3）條乘積項線，而不是 PROM的 8（ 23）條。 PLD器件的基本結(jié)構(gòu) A1 與陣列 1AA0 0A1 A0 F0 F1 固定 或陣列 （可編程） ? PLA ? 可編程邏輯陣列 PLA對 PROM進(jìn)行了改進(jìn)。一個 ROM器件主要由地址譯碼部分、 ROM單元陣列和輸出緩沖部分構(gòu)成。圖 c為 PLD中與陣列
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1