可編程邏輯器件原理-閱讀頁(yè)
2025-05-16 22:51本頁(yè)面
【正文】 的差異，并在邏輯單元之間提供快速且具有固定延時(shí)的通路。 PLD器件的命名與選型 ? EPM7 128 S L C 84－ 10 ? EPM7：產(chǎn)品系列為 EPM7000系列 ? 128：有 128個(gè)邏輯宏單元 ? S：電壓為 5V， AE為 ， B為 ? L：封裝為 PLCC， Q代表 PQFP等 ? C：商業(yè)級(jí)（ Commercial） 0～ 70度， I：工業(yè)級(jí)（ Industry），－ 40～ 85度 M：軍品級(jí)（ Military），－ 55～ 125度 ? 84：管腳數(shù)目 ? 10：速度級(jí)別 管腳的定義 ? 特殊功能的管腳 ? 電源腳 VCC和 GND， VCC一般分為 VCCINT和 VCCIO兩種 ? JTAG管腳：實(shí)現(xiàn)在線編程和邊界掃描 ? 配置管腳（ FPGA）：用于由 EEPROM配置芯片 ? 信號(hào)管腳 ? 專用輸入管腳：全局時(shí)鐘、復(fù)位、置位 ? 可隨意配置其功能為：輸入、輸出、雙向、三態(tài) PLD的設(shè)計(jì)步驟 設(shè)計(jì)輸入設(shè)計(jì)處理下載編程功能仿真時(shí)序仿真在線測(cè)試設(shè)計(jì)輸入 ? 原理圖輸入 ? 使用元件符號(hào)和連線等描述 ? 比較直觀，但設(shè)計(jì)大規(guī)模的數(shù)字系統(tǒng)時(shí)則顯得繁瑣 ? HDL語言輸入 ? 邏輯描述功能強(qiáng) ? 成為國(guó)際標(biāo)準(zhǔn)，便于移植 ? 原理圖與 HDL的聯(lián)系與高級(jí)語言與匯編語言類似 設(shè)計(jì)處理 ? 綜合和優(yōu)化 ? 優(yōu)化：將邏輯化簡(jiǎn)，去除冗余項(xiàng)，減少設(shè)計(jì)所耗用的資源 ? 綜合：將模塊化層次化設(shè)計(jì)的多個(gè)文件合并為一個(gè)網(wǎng)表，使設(shè)計(jì)層次平面化 ? 映射 ? 把設(shè)計(jì)分為多個(gè)適合特定器件內(nèi)部邏輯資源實(shí)現(xiàn)的邏輯小塊的形式 ? 布局與布線 ? 將已分割的邏輯小塊放到器件內(nèi)部邏輯資源的具體位置并利用布線資源完成各功能塊之間的連接 ? 生成編程文件 ? 生成可供器件編程使用的數(shù)據(jù)文件 模擬仿真 ? 功能仿真 ? 不考慮信號(hào)傳輸和器件的延時(shí) ? 時(shí)序仿真 ? 不同器件的內(nèi)部延時(shí)不一樣，不同的布局、布線延時(shí)也會(huì)有比較大的不同 ? 在線驗(yàn)證 ? 利用實(shí)現(xiàn)手段測(cè)試器件最終功能和性能指標(biāo) 在系統(tǒng)編程技術(shù) ISP－－ In System Program ? 對(duì) PLD的邏輯功能可隨時(shí)進(jìn)行修改。 ? 現(xiàn)在新開發(fā)的可編程器件都支持邊界掃描技術(shù)，并將其作為 ISP接口。 基本組合邏輯 ◆ 與運(yùn)算 ◆ 或運(yùn)算 ◆ 異或運(yùn)算 ◆ 與非運(yùn)算 ◆ 2選 1多路選擇器 ◆ 兩位比較器 基本時(shí)序器件 ◆ D觸發(fā)器 ◆ T觸發(fā)器 ◆ JK觸發(fā)器 ◆ 時(shí)序器件 — 移位寄存器 基本簡(jiǎn)單數(shù)學(xué)運(yùn)算 ◆ 加法器 ◆ 計(jì)數(shù)器 ? 逐位進(jìn)位加法器 ? 超前進(jìn)位加法器 ? 進(jìn)位選擇加法器 ? 逐位進(jìn)位計(jì)數(shù)器 ? 格雷碼逐位計(jì)數(shù)器 ? 流水式超前進(jìn)位計(jì)數(shù)器 ◆ 乘法器 ? 組合邏輯實(shí)現(xiàn)的乘法器 ? 移位相加乘法器 ? 查找表乘法器 ? 加法器樹乘法器
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1