【正文】 如通過器件內(nèi)部編程增加時鐘功能，既可為司機和乘客提供 方便，又能為夜間行車自動調(diào)整收費標準提供參考； 還可以通過 FPGA的輸出引線控制語音器件，對顧客發(fā)出問候語，提醒其所要收繳的費用等；也可以通過 FPGA的輸出引線控制打印機打印發(fā)票等。 我相信其中的酸甜苦辣最終都會化為甜美的甘泉。 雖然我的 設(shè)計 作品不是很成熟，還有很多不足之處，但這里面的每一段代碼，都是 我 努力的結(jié)果 。 在設(shè)計過程中我也同樣遇到過不少難題，我也曾經(jīng)沮喪失落過，但在老師和同學(xué)們 的幫助下我最終完成了此次設(shè)計。結(jié)合使用 FPGA芯片、 VHDL語言、 Quartus II軟件和一些外圍電路，實現(xiàn)了軟件和硬件的設(shè)計制作。 本文論述了基于 FPGA的出租車計費器設(shè)計，分別介紹了整個系統(tǒng)和各模塊 的設(shè)計。從 拿到設(shè)計 題目到系統(tǒng)的 逐步 實現(xiàn)，再到論文文章的完成，每一步對我來說都是新的嘗試與挑戰(zhàn)，這也是我在大學(xué)期間完成的最大的項目。 圖 48 為出租車暫停狀態(tài)下行駛里程及車費顯示 ， 此時行駛路程為 公里，車費為 12 元。圖 47 為速度為最大檔時計程和計費的結(jié)果顯示，此時行駛路程為 公里，車費為 11 元。 圖 44 引腳分配 下載到硬件環(huán)境 引腳鎖定后進行全程編譯，選擇開始下載，如圖 45： 圖 45 下載界面 圖 46 為 下載完成后的初始狀態(tài) ， 此時行駛路程為 0 公里，而車費則顯示為起步石家莊鐵道大學(xué)四方學(xué)院畢業(yè)設(shè)計 22 價 3 元。 硬件 實現(xiàn) 選擇芯片 選擇芯片： 本次設(shè)計采用的是北京百科融創(chuàng)教學(xué)儀器設(shè)備有限公司生產(chǎn)的 EDA/SOPCII+系列 EDA/SOPC 實驗開發(fā)系統(tǒng)， FPGA 目標芯片型號為 Altera 公司的 Cyclone 系列中的EP1C12Q240C8N 芯片 [11]。 石家莊鐵道大學(xué)四方學(xué)院畢業(yè)設(shè)計 19 第 4 章 硬件環(huán)境及調(diào)試過程 芯片介紹 EP1C12Q240C8N 芯片圖 ， 如圖 41： 圖 41 EP1C120240C8N 實體圖 cyclone 系列 EP1C12Q240C8N 型號的 FPGA 可編程邏輯芯片。 clk 為時鐘脈沖輸入端； reset 為復(fù)位信號輸入端； start 為開始計費信號輸入端； stop 為停止計費信號輸入端； sp[2..0]為出租車狀態(tài)輸入端（停止或不同行駛速度）； sel[2..0]為 3 位二進制數(shù)據(jù) 輸出端 ； dp為小數(shù)點指示信號輸出端； out[6..0]為數(shù)碼管信息輸出端。 頂層模塊 在此模塊中對前面 的控制電路頂層例化 模塊 、分頻模塊、掃描顯示模塊（模 8計數(shù)器模塊、 8 選 1 選擇器模塊和七段數(shù)碼管顯示模塊） 進行綜合編寫，輸出其綜合功能。 七段數(shù)碼管顯示模塊元件圖 設(shè)計 運行 七段數(shù)碼管顯示 模塊，生成元件圖 ， 如圖 319： d[3..0] q[6..0]di_LEDinst4 圖 319 七段數(shù)碼管顯示模塊元件圖 七段數(shù)碼管顯示模塊元件圖 (如圖 319)分析： d[3..0]為二進制數(shù)輸入端， q[6..0]為七段譯碼輸出端。 此模塊可以控制數(shù)碼管的段碼選擇，使數(shù)碼管顯示相應(yīng)的數(shù)據(jù)。數(shù)碼管前三位顯示行駛里程，后三位顯示行駛花費，中間兩位設(shè)為“ ”， 則 數(shù)碼管 顯示為 。 石家莊鐵道大學(xué)四方學(xué)院畢業(yè)設(shè)計 16 8 選 1 選擇器模塊元件圖 設(shè)計 運行 8 選 1 選擇器 模塊，生成元件圖 ， 如圖 317： c[2. .0]a1 [3. .0]a2 [3. .0]a3 [3. .0]b1 [3. .0]b2 [3. .0]b3 [3. .0]dpd[ 3. .0]m ux 8_ 1inst 圖 317 8 選 1 選擇器模塊元件圖 8 選 1 選擇器模塊元件圖 (如圖 317)分析： c[2..0]為 3 位二進制輸入信號， a1~a3為出租車行駛里程輸入端， b1~b3 信號為花費輸入端； d[3..0]為 4 位二進制輸出信號，dp 為小數(shù)點指示信號。本次設(shè)計使用 其中前三位顯示行駛里程，后三位顯示行駛花費，中間兩位設(shè)為“ ”。 8 選 1 選擇器模塊 本設(shè)計需用數(shù)碼管顯示行駛里程及花費 。 模 8 計數(shù)器模塊元件圖 設(shè)計 運行 模 8 計數(shù)器 模塊程序，生成元件圖 ， 如圖 315： clk a[2..0]seinst3 圖 315 模 8 計數(shù)器模塊元件圖 模 8 計數(shù)器模塊元件圖 (如圖 315)分析： clk 為時鐘頻率輸入端， a[2..0]為 3 位二進制數(shù)輸出端。 石家莊鐵道大學(xué)四方學(xué)院畢業(yè)設(shè)計 15 模 8 計數(shù)器模塊 本設(shè)計采用數(shù)碼管顯示數(shù)據(jù)，實驗箱中 數(shù)碼管前連有一個 74HC138 譯碼器，可以用來 控制數(shù)碼管位碼選擇 。 分頻模塊仿真 使用 Quartus II 對分頻 模塊進行功能仿真 ， 如圖 314： 圖 314 分 頻模塊仿真 分頻模塊仿真 (如圖 314)分析：輸入時鐘信號后， clkin 被千分頻后輸出 clkout。其中 1KHz 用于控制電路模塊， 1Hz 用于模 8 計數(shù)器模塊。 基準的時鐘脈沖是 實 驗箱上提供的1KHZ 的信號，僅能滿足 控制電路模塊 所需的頻率。 控制電路頂層例化模塊仿真 使用 Quartus II 對控制電路頂層例化模塊進行功能仿真 ， 如圖 312： 圖 312 控制電路頂層例化模塊仿真 控制電路頂層例化模塊仿真 (如圖 312)分析：上圖中，當復(fù)位信號 reset 為高電石家莊鐵道大學(xué)四方學(xué)院畢業(yè)設(shè)計 14 平時，系統(tǒng)所有寄存器、計數(shù)器都清零；當開始計費信號 start 信號有效時，計費器開始計費，根據(jù)出租車行駛的速 度 sp[2..0]的取值計算所用花費和行駛里程；當停止計費信號 stop 有效時，計費器停止工作。 通過元件例石家莊鐵道大學(xué)四方學(xué)院畢業(yè)設(shè)計 13 化語句 將以上四個模塊例化，形成一個總的控制模塊 ， 產(chǎn)生需要的設(shè)計電路。 計費模塊仿真 使用 Quartus II 對計費模 塊進行功能仿真 ， 如圖 310： 圖 310 計費模塊仿真 計費模塊仿真 (如圖 310)分析：當 reset 信號有效時，系統(tǒng)復(fù)位清零；否則，當計時計費信號 timecount 和計程計費信號 clkout 為高電平時，按照一定計費規(guī)則進行計費。 石家莊鐵道大學(xué)四方學(xué)院畢業(yè)設(shè)計 12 計 費 模塊元件圖 設(shè)計 運行計費模塊，生成 計費模塊元件圖 ， 如圖 39： c lkres ettim ec ountc lk outk m c nt 2[ 3. .0]k m c nt 3[ 3. .0]c ount 1[ 3. .0]c ount 2[ 3. .0]c ount 3[ 3. .0]k m m oneyins t 圖 39 計費模塊元件圖 計費模塊元件圖 (如圖 39)分析： clk 為時鐘脈沖輸入端； reset 為復(fù)位信號輸入端； timecount 為計時脈沖輸出端； clkout 為每行進 100m 脈沖信號輸入端； kmt2[3..0]為行駛路程的個位； kmt3[3..0]為行駛路程的十位。 計費模塊 由兩個進程組成。 計時模塊仿真 使用 Quartus II 對計時模塊進行功能仿真 ， 如圖 38： 圖 38 計時模塊仿真 計時模塊 (如圖 38)仿真分析：當 reset 復(fù)位后，系統(tǒng)清零， start 開始計費信號高電平有效， sp[2..0]設(shè)置速度為 0，開始記錄時間。這里選擇系統(tǒng) 時鐘頻率為 1KHZ，實現(xiàn)千分頻， 1HZ 控制計石家莊鐵道大學(xué)四方學(xué)院畢業(yè)設(shè)計 11 時模塊， 20s 即計數(shù)值為 20。當時間達到足夠大時則產(chǎn)生 timecount 脈沖，并重新計時。通過對速度信號 sp 的判斷決定是否開始記錄時間。 計程模塊仿真 使用 Quartus II 對計程模塊進行功能仿真 ， 如圖 36： 圖 36 速度模塊仿真 仿真圖 (如圖 36)分析：當 reset 復(fù)位后，系統(tǒng)復(fù)位清零；否則，對輸入信號 clkout進行十進制計數(shù)， kmt kmt kmt3 分別輸出行駛路程的十分位、個位、十位。一個 clkout 脈沖相當于行進 100m，所以只要記錄 clkout 的脈沖數(shù)目 即可 確定共行進的距離。 計程模塊 此模塊主要用于記錄行進的距離 。 速度模塊元件圖 設(shè)計 運行速度模塊，生成速度模塊元件圖 ， 如圖 33： clkres etstartstopsp[ 2. .0]clk ou tspe edinst 圖 33 速度模塊元件圖 速度模塊元件圖 (如圖 33)分析： clk 為時鐘脈沖 輸入端； reset 為復(fù)位信號輸入端； start 為開始計費信號輸入端； stop 為停止計費信號輸入端； sp[2..0]為出租車狀態(tài)輸入端（停止或不同行駛速度）； clkout 為每行進 100m脈沖信號輸出端。 kinside 即是進行 100m 所需要的時鐘周期數(shù)，然后每行進 100m，則輸出一個 clkout 脈沖信號。分析系統(tǒng)設(shè)計要求不難得知，整個出租車計費系統(tǒng)大致可以分為控制電路模塊、分頻模塊和掃描顯示模塊，其中控制電路模塊包括速度模塊、計程模塊、計時模塊、計費模塊，掃描顯示模塊包括模 8計數(shù)器模塊、 8選 1選擇器模塊、七段數(shù)碼管顯示模 塊。顯示部分由外圍設(shè)備數(shù)碼管實現(xiàn)，顯示出租車行駛路程和計費。 模塊的劃分 如圖 32， 設(shè)計上總體分為芯片控制部分和掃描顯示部分。 （ 3） 當遇到紅燈或遇客戶需要停車等待時，則按時間計費，計費單價為每 20s收費 1元。首先顯示起步價（本次設(shè)計起步價設(shè)為 ），車在行駛 3km以內(nèi)，只收起步價 。 方案的確 定及功能分析： 根據(jù)方案一與方案二的對比 ，方案一不能實現(xiàn)此次設(shè)計的所有功能， 最終 選擇方案二作為本次設(shè)計方案。 方案擬定 方案對比 方案一： 該方案系統(tǒng)設(shè)計 框 圖 ， 如圖 31： 圖 31 方案一系統(tǒng)設(shè)計 框 圖 在該方案中，由分頻模塊 、控制模塊、計量模塊、譯碼和動態(tài)掃描顯示模塊組成，可以實現(xiàn)出租車計費功能，但其使用公里脈沖信號做為公里計數(shù)的開始信號，由于實驗箱中時鐘信號的限制，不能完全實現(xiàn)計費計程功能?？梢?模擬實際出租汽車的行駛、停止、暫停等狀態(tài)，并根據(jù)不同狀態(tài)進行計費。軟件部分由主控器 EP1C12 控制完成，通過 VHDL語言完成出租車計費系統(tǒng)的整個程序設(shè)計。該項目主要由硬件電路設(shè)計和軟件控制兩部分 組成。 .sof 文件用于直接下載到芯片（掉電后會消失）， .pof 文件用于 rom芯片下載（掉電后不消失） [9]。 時序仿真：需要利用在布局布線中獲得的精確參數(shù)，用仿真軟件驗證電路的時序（也叫后仿真）。邏輯