【正文】 20。一個(gè) clkout 脈沖相當(dāng)于行進(jìn) 100m，所以只要記錄 clkout 的脈沖數(shù)目 即可 確定共行進(jìn)的距離。分析系統(tǒng)設(shè)計(jì)要求不難得知，整個(gè)出租車計(jì)費(fèi)系統(tǒng)大致可以分為控制電路模塊、分頻模塊和掃描顯示模塊，其中控制電路模塊包括速度模塊、計(jì)程模塊、計(jì)時(shí)模塊、計(jì)費(fèi)模塊，掃描顯示模塊包括模 8計(jì)數(shù)器模塊、 8選 1選擇器模塊、七段數(shù)碼管顯示模 塊。首先顯示起步價(jià)（本次設(shè)計(jì)起步價(jià)設(shè)為 ），車在行駛 3km以內(nèi)，只收起步價(jià) 。軟件部分由主控器 EP1C12 控制完成，通過 VHDL語言完成出租車計(jì)費(fèi)系統(tǒng)的整個(gè)程序設(shè)計(jì)。邏輯綜合軟件會(huì)生 成 .edf 的 EDA 工業(yè)標(biāo)準(zhǔn)文件。在設(shè)計(jì)過程中 ， 設(shè)計(jì)人員可以建 立各種可再次利用的模塊 ， 一個(gè)大規(guī)模的硬件電路的設(shè)計(jì)不可能從門級(jí)電路開始一步步地進(jìn)行設(shè)計(jì) ， 而是一些模塊的累加。同時(shí) ， VHDL 語言也支持慣性延遲和傳輸延遲 ， 這樣可以準(zhǔn)確地建立硬件電路的模型。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。自 IEEE 公布了 VHDL 的標(biāo)準(zhǔn)版本， IEEE1076（簡(jiǎn)稱 87 版 )之后，各 EDA 公司相繼推出了自己的 VHDL 設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和 VHDL 接口。 Quartus II 設(shè)計(jì)流程 ： 設(shè)計(jì)輸入：完成期間的硬件描述，包括文本編輯器、塊與符號(hào)編輯器、MegaWizard 插件管理器、約束編輯器和布局編輯器等工具； 綜合：包括分析和綜合器以、輔助工具和 RTL 查看器等工具； 布局連線：將設(shè)計(jì)綜合后的網(wǎng)表文件映射到實(shí)體器件的過程，包括 Fitter 工具、約束編輯器、布局圖編輯器、芯片編輯器和增量布局連線工具； 仿真： Quartus II 提供了功能仿真和時(shí)序仿真兩種工具； 器件編程與配置：包括四種編程模式，即被動(dòng)串行模式、 JTAG 模式、主動(dòng)串行模式和插座內(nèi)編程模式。 加電時(shí)， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA進(jìn)入工作狀態(tài)。 FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。在多種平臺(tái)運(yùn)行，提供易于使用的界面，并且有廣泛的特征。隨著改革開放日益深入，出租車行業(yè)的發(fā)展勢(shì)頭已十分突出，國(guó)內(nèi)各機(jī)械廠家紛紛推出國(guó)產(chǎn)計(jì)價(jià)器。 基于現(xiàn)場(chǎng)可編程邏輯陣列 (FPGA)的出租車多功能計(jì)費(fèi) 器，采用硬件描述語言 VHDL和邏輯綜合為基礎(chǔ)的自頂向下的電路設(shè)計(jì)方法，開發(fā)成本低，周期短，可靠性高，功能升級(jí)方便，滿足了用戶的要求。 20 下載到硬件環(huán)境 19 引腳鎖定 19 選擇芯片 17 頂層模塊仿真 17 頂層模塊 電路圖設(shè)計(jì) 16 七段數(shù)碼管顯示模塊元件圖設(shè)計(jì) 15 模 8 計(jì)數(shù)器模塊仿真 12 控制電路頂層例化模塊元件圖設(shè)計(jì) 11 計(jì)費(fèi)模塊元件圖設(shè)計(jì) 9 速度模塊仿真 3 開發(fā)軟件 Quartus II 簡(jiǎn)介 經(jīng)過在實(shí)驗(yàn)箱上進(jìn)行硬件測(cè)試，證明出租車計(jì)價(jià)系統(tǒng)具有出租車計(jì)價(jià)器的基本功能。車行駛超過 3km 后，每 km 收費(fèi) 2 元，車費(fèi)依次累加。而語言描述可以精確和簡(jiǎn)練地表示電路的邏輯功能，現(xiàn)在可編程 器件的設(shè)計(jì)過程中廣泛使用。在國(guó)外，現(xiàn)在各大中城市出租車行業(yè)都已普及自動(dòng)計(jì)價(jià)器，所以計(jì)價(jià)器技術(shù)的發(fā)展已成定局，而部分小城市尚未普及，但隨著城市建設(shè)日益加快，計(jì)價(jià)器的普及也是毫無疑問的。同時(shí)還要求其具有車票打印、語音報(bào)話識(shí)別、電腦串行通信及稅控等功能 。 Quartus II 開發(fā)工具。 石家莊鐵道大學(xué)四方學(xué)院畢業(yè) 設(shè)計(jì) 基于 FPGA 出租車計(jì) 費(fèi)系統(tǒng) 的 設(shè)計(jì) The Design of Taxi Meter Based on FPGA 畢業(yè)設(shè)計(jì)成績(jī)單 學(xué)生姓名 學(xué)號(hào) 20xx6287 班級(jí) 方 08091 專業(yè) 電子信息工程 畢業(yè)設(shè)計(jì)題目 基于 FPGA 出租車計(jì)費(fèi)系統(tǒng)的設(shè)計(jì) 指導(dǎo)教師姓名 指導(dǎo)教師職稱 講師 評(píng) 定 成 績(jī) 指導(dǎo)教師 得分 評(píng)閱人 得分 答辯小組組長(zhǎng) 得分 成績(jī)： 院長(zhǎng) (主任 ) 簽 字： 年 月 日 畢業(yè)論文任務(wù)書 題 目 基于 FPGA 出租車計(jì)費(fèi)系統(tǒng)的設(shè)計(jì) 學(xué)生姓名 宋雨薇 學(xué)號(hào) 20xx6287 班級(jí) 方 08091 專業(yè) 電子信息工程 承擔(dān)指導(dǎo)任務(wù)單位 電氣工程系 導(dǎo)師 姓名 尚燕 導(dǎo)師 職稱 講師 一、 主要內(nèi)容 該項(xiàng)目主要由硬件電路設(shè)計(jì)和軟件控制兩部分組成。 四、應(yīng)收集的資料及參考文獻(xiàn) VHDL 語言開發(fā)。以出租車多功能計(jì)費(fèi)器為例，用戶不僅要求計(jì)費(fèi)器性能穩(wěn)定，計(jì)費(fèi)準(zhǔn)確，有防作弊功能 。出租車計(jì)價(jià)器的功能從剛開始的只顯示路程，到能夠自主計(jì)費(fèi)，以及現(xiàn)在的能夠打發(fā)票和語音提示、按時(shí)間自主變更單價(jià)等功能?？删幊唐骷倪壿嫻δ苊枋鲆话惴譃樵韴D描述和硬件語言描述，原理圖描述是一種直觀簡(jiǎn)便的方法，它可以講現(xiàn)有的小規(guī)模集成電路實(shí)現(xiàn)的功能直接用可編程器件來實(shí)現(xiàn)， 而不必去將現(xiàn)有的電路用語言來描述，但電路圖描述方法無法做到簡(jiǎn)練。 車起步開始計(jì)費(fèi)，首先顯示起步價(jià)，起步費(fèi)為 元，車在行駛 3km 以內(nèi)，只收起步價(jià)。 本文中所用到的 VHDL就能解決上述問題，因?yàn)楸驹O(shè)計(jì)就是采用 VHDL硬件描述語言作為設(shè)計(jì)手段，采用自頂向下的設(shè)計(jì)思路，得到一種出租車計(jì)價(jià)系統(tǒng)的硬件結(jié)構(gòu)，通過在 Quartus II軟件中編譯和下載測(cè)試，得到了仿真波形和關(guān)鍵的設(shè)計(jì)結(jié)果。 10 計(jì)時(shí)模塊 11 計(jì)時(shí)模塊仿真 14 分頻模塊元件圖設(shè)計(jì) 15 模 8 計(jì)數(shù)器模塊元件圖設(shè)計(jì) 21 第 5 章 總結(jié)及完善 23 總結(jié) 26 附錄 A 外文資料 26 附錄 B 頂層文件電路圖 43 附錄 C 源代碼 出租車計(jì)價(jià)系統(tǒng)較多的是利用單片機(jī)進(jìn)行控制，但較易被私自改裝，且故障率相對(duì)較高，且不易升級(jí)；而 FPGA具有高密度、可編程及有強(qiáng)大的軟件支持等特點(diǎn)，所以設(shè)計(jì)的產(chǎn)品具有功能強(qiáng)、可靠性高、易于修改等特點(diǎn) [1]。 課題研究的主要內(nèi)容 我國(guó)在 70 年代開始出現(xiàn)出租車，但那時(shí)的計(jì)時(shí)系統(tǒng)大都是 國(guó)外進(jìn)口，不但不夠準(zhǔn)確，價(jià)格還十分昂貴。 理想的可編程邏輯開發(fā)系統(tǒng)能符合大量的設(shè)計(jì)要求：它能支持不同結(jié)構(gòu)的器件。 FPGA 的基本特點(diǎn)主要有： 采用 FPGA 設(shè)計(jì) ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 石家莊鐵道大學(xué)四方學(xué)院畢業(yè)設(shè)計(jì) 4 開發(fā)軟件 Quartus II 簡(jiǎn)介 Quartus II 是 Altera 公司推出的 CPLD/FPGA 開發(fā)工具， Quartus II 提供了完全集成且與電路結(jié)構(gòu)無關(guān)的開發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計(jì)的全部特性 。 1987 年底， VHDL 被 IEEE 和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可 視 部分及端口 )和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。 VHDL 語言具有強(qiáng)大的硬件描述能力 VHDL 語言具有多層次的電路設(shè)計(jì)描述功能 ， 既可描述系統(tǒng)級(jí)電路 ， 也可以描述門級(jí)電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述 ， 也可以采用三者的混合描述方式。 VHDL 語言程序易于共享和復(fù) 用 VHDL 語言采用基于庫(kù) (library)的設(shè)計(jì)方法。 邏輯綜合：將源文件調(diào)入邏輯綜合軟件進(jìn)行綜合，即把語言綜合成最簡(jiǎn)的布爾表達(dá)式和信號(hào)的連接關(guān)系。硬件部分主要完成出租車計(jì)費(fèi)系統(tǒng)設(shè)計(jì)需要的 FPGA 芯片及外圍顯示和 撥檔開關(guān) 控制電路設(shè)計(jì)。 本次設(shè)計(jì)要求設(shè)計(jì)一個(gè)出租車計(jì)費(fèi)系統(tǒng)，具體功能設(shè)定如下 ： （ 1） 車起步開始計(jì)費(fèi)。出租車的開始、暫停狀態(tài)及出租車速度均由撥檔開關(guān)控制。 通過對(duì) clkout 信號(hào)的計(jì)數(shù)，可以計(jì)算行駛的的石家莊鐵道大學(xué)四方學(xué)院畢業(yè)設(shè)計(jì) 10 距離 kmt。一個(gè) timecount 脈沖相當(dāng)于等待的時(shí)間達(dá)到了時(shí)間計(jì)費(fèi)的長(zhǎng)度。 count1[3..0]為總費(fèi)費(fèi)的個(gè)位輸出端； count2[3..0]為總費(fèi)費(fèi)的十位輸出端； count3[3..0]為總費(fèi)費(fèi)的百位輸出端。 分頻模塊對(duì)頻率為 1KHz 的輸入脈沖進(jìn)行千分頻，得到頻率為 1Hz 的信號(hào)。 模 8 計(jì)數(shù)器模塊仿真 使用 Quartus II 對(duì) 模 8 計(jì)數(shù)器 模塊進(jìn)行功能仿真 ， 如圖 316： 圖 316 模 8 計(jì)數(shù)器模塊仿真 模 8 計(jì)數(shù)器模塊仿真 (如圖 316)分析：上圖可以看到，每一個(gè)時(shí)鐘周期掃描輸出一個(gè) 3 位二進(jìn)制數(shù)。 七段數(shù)碼管顯示模塊 石家莊鐵道大學(xué)四方學(xué)院畢業(yè)設(shè)計(jì) 17 本設(shè)計(jì)采用七段數(shù)碼管動(dòng)態(tài)顯示數(shù)據(jù)，其中前三位顯示行駛里程，后三位顯示車費(fèi)，中間兩位設(shè)為“ ”。 頂層模塊仿真 使用 Quartus II 對(duì) 頂層 模塊進(jìn)行功能仿真 ， 如圖 322： 圖 322 頂層模塊仿真 頂 層模塊仿真 (如圖 322)分析： 上圖顯示 sp[2..0]為最大速度時(shí)行駛里程和計(jì)費(fèi)。 圖 47 行駛中里程及車費(fèi)顯示 當(dāng)速度為 0，即停車等待或遇紅燈時(shí)，開始計(jì)時(shí)收費(fèi)，每 20s 收 1 元。 EDA課程設(shè)計(jì)中對(duì)于各個(gè)模塊的設(shè)計(jì)是基礎(chǔ)，首先要分析清楚各個(gè)模塊的功能，然后分別進(jìn)行編程調(diào)試、驗(yàn)證，然后使用 VHDL語言中的元件例化語句，將各個(gè)模塊組合到一起，實(shí)現(xiàn)總的設(shè)計(jì)功能。 石家莊鐵道大學(xué)四方學(xué)院畢業(yè)設(shè)計(jì) 24 參考文獻(xiàn) [1] 黃智偉 . FPGA 系統(tǒng)設(shè)計(jì)與實(shí)踐 [J].北京：電子工業(yè)出版社， 20xx [2] 求是科技 .FPGA 數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航 .北京：人民郵電出版社， 20xx [3] 億特科技 . CPLD/FPGA 應(yīng)用系統(tǒng)設(shè)計(jì)與基礎(chǔ)篇 .北京：人民郵電出版社， 20xx [4] EDA 先鋒工作室 . Altera FPGA/CPLD 設(shè)計(jì) (高級(jí)篇 ).北京：人民郵電出版社， 20xx [5] 侯伯亨 ， 顧新 .VHDL 硬件描述語言與數(shù)字邏輯電路設(shè)計(jì)［ M］，西安電子科技大學(xué)出版， 1999 [6] Jone Wulenskl .VHDL Digtal System Design[D].北京：電子工業(yè)出版社， 20xx [7] Digital System Design with VHDL,Second Edition [M]，工業(yè)出版社， 20xx [8] 李國(guó)洪 .可編程器件 EDA 技術(shù)與實(shí)踐 .北京：機(jī)械工業(yè)出版社， 20xx [9] 朱正 偉 . EDA 技術(shù)及應(yīng)用 [M]，清華大學(xué)出版社， 20xx [10] 劉欲曉 ， 方強(qiáng) ， 黃婉寧 . EDA 技術(shù)與 VHDL 電路開發(fā)應(yīng)用實(shí)踐，北京 : 電子工業(yè)出版社， 20xx