【正文】 綜合軟件會生 成 .edf 的 EDA 工業(yè)標準文件。 功能仿真：將文件調(diào)入 HDL 仿真軟件進行功能仿真，檢查邏輯功能是否正確也叫前仿真，對簡單的設(shè)計可以跳過這一步，只在布線完成以后，進行時序仿真 [8]。借用 MAX+PLUS II 或 Quartus II 等軟件用 VHDL 語言開發(fā) FPGA 的完整流程為： 文本編輯：用任何文本編輯器都可以進行，也可以用專用的 HDL 編輯環(huán)境。 由于 VHDL語言是一種描述、模擬、綜合、優(yōu)化和布線的標準硬件描述語言 ， 因此它可以使設(shè)計成果在設(shè)計人員之間方便地進行交流和共享 ， 從而減小硬件電路設(shè)計的工作量 ， 縮短開發(fā)周期 [7]。在設(shè)計過程中 ， 設(shè)計人員可以建 立各種可再次利用的模塊 ， 一個大規(guī)模的硬件電路的設(shè)計不可能從門級電路開始一步步地進行設(shè)計 ， 而是一些模塊的累加。當硬件電路的設(shè)計描述完成以后 ， VHDL 語言允許采用多種不同的器件結(jié)構(gòu)來實現(xiàn)。 VHDL 語言的設(shè)計描述與器件無關(guān) 采 用 VHDL 語言描述硬件電路時 ， 設(shè)計人員并不需要首先考慮選擇進行設(shè)計的器件。 VHDL 語言既支持標準定義的數(shù)據(jù)類型 ， 也支持用戶定義的數(shù)據(jù)類型 ， 這樣便會給硬件描述帶來較大的自由度。同時 ， VHDL 語言也支持慣性延遲和傳輸延遲 ， 這樣可以準確地建立硬件電路的模型。 VHDL 語言設(shè)計方法靈活多樣 ， 既支持自頂向下的設(shè)計方式 ， 也支持自底向上的設(shè)計方法 ； 既支持模塊化設(shè)計方法 ， 也支持層次化設(shè)計方法。同時 ， 它還具有多層次的電路設(shè)計描述功能。 VHDL 語言能夠成為標準化的硬件描述語言并獲得廣泛應(yīng)用 ， 它自 身必然具有很多其他硬件描述語言所不具備的優(yōu)點。在對一個設(shè)計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實體。除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。有專家認為，在新的世紀中 VHDL 于 Verilog 語言將承擔起大部分的數(shù)字系統(tǒng)設(shè)計任務(wù) [5]。 1993 年， IEEE 對 VHDL 進行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴展 VHDL 的內(nèi)容，公布了新版本的 VHDL，即 IEEE 標石家莊鐵道大學四方學院畢業(yè)設(shè)計 5 準的 10761993 版本 （簡稱 93 版）。自 IEEE 公布了 VHDL 的標準版本， IEEE1076（簡稱 87 版 )之后，各 EDA 公司相繼推出了自己的 VHDL 設(shè)計環(huán)境，或宣布自己的設(shè)計工具可以和 VHDL 接口。 硬件描述語言 VHDL 簡介 VHDL 全名 VeryHighSpeed Integrated Circuit Hardware Description Language(超高速集成電路硬件描述語言 ),誕生于 1982 年。 第三方 EDA 工具設(shè)定，包括設(shè)計輸入與綜合工具、仿真工具、時序分析工具等，默認為 Quartus II 自帶的仿真器、綜合器以及時序分析器。 添加文件，包括最頂層的設(shè)計實體文件以及一些額外的電路模塊描述文件或定制的功能庫。 Quartus II 設(shè)計流程 ： 設(shè)計輸入：完成期間的硬件描述，包括文本編輯器、塊與符號編輯器、MegaWizard 插件管理器、約束編輯器和布局編輯器等工具； 綜合：包括分析和綜合器以、輔助工具和 RTL 查看器等工具； 布局連線：將設(shè)計綜合后的網(wǎng)表文件映射到實體器件的過程，包括 Fitter 工具、約束編輯器、布局圖編輯器、芯片編輯器和增量布局連線工具； 仿真： Quartus II 提供了功能仿真和時序仿真兩種工具； 器件編程與配置：包括四種編程模式，即被動串行模式、 JTAG 模式、主動串行模式和插座內(nèi)編程模式。 FPGA 有多種配置模式：并行主模式為一片 FPGA 加一片 EPROM 的方式；主從模式可以支持一片 PROM編程多 片 FPGA；串行模式可以采用串行 PROM編程 FPGA；外設(shè)模式可以將 FPGA 作為微處理器的外設(shè)，由微處理器對其編程。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生 不同的電路功能。 FPGA 的編程無須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM編程器即可。 加電時， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA進入工作狀態(tài)。 FPGA 是由存放在片內(nèi) RAM 中的程序來設(shè)置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的 RAM 進行編程。 可以說， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 FPGA 是 ASIC 電路中設(shè)計周期最短、開發(fā)費用最低、風險最小的器件之一。 FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array） 這樣一個新概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block） 、輸出輸入模塊 IOB（ Input Output Block） 和內(nèi)部連線（ Interconnect）三個部分。 石家莊鐵道大學四方學院畢業(yè)設(shè)計 3 第 2 章 實現(xiàn)工具簡介 FPGA簡介 FPGA 是英文 Field Programmable Gate Array 的縮寫，即現(xiàn)場可編程門陣列，它是在 PAL、 GAL、 EPLD 等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。而語言描述可以精確和簡練地表示電路的邏輯功能，現(xiàn)在可編程器件的設(shè)計過程中廣泛使用。在多種平臺運行，提供易于使用的界面，并且有廣泛的特征。目前，業(yè)界大量可編程邏輯器件，尤其是現(xiàn)場可編程器件被大量地應(yīng)用在集成電路的制作當中。利用大規(guī)模的數(shù)字邏輯器件來實現(xiàn)，利用 89C51 實現(xiàn) ，利用 CPLD/FPGA 來實現(xiàn)。在國外，現(xiàn)在各大中城市出租車行業(yè)都已普及自動計價器，所以計價器技術(shù)的發(fā)展已成定局，而部分小城市尚未普及，但隨著城市建設(shè)日益加快，計價器的普及也是毫無疑問的。隨著改革開放日益深入，出租車行業(yè)的發(fā)展勢頭已十分突出，國內(nèi)各機械廠家紛紛推出國產(chǎn)計價器。隨著微電子技術(shù)的石家莊鐵道大學四方學院畢業(yè)設(shè)計 2 迅猛發(fā)展，速度更快、集成度更高的 FPGA 不斷出現(xiàn)，芯片上包含的資源也越來越豐富，可實現(xiàn)的功能越來越強，這使得 FPGA 在電子電路設(shè)計中扮演的角色越來越重要。隨著城市化水平的提高和人民生活水平的改善，計程車的服務(wù)也就顯得越來越重要 ， 因此計程車計價器也就應(yīng)運而生了。 設(shè)計研究的 意義 隨著我國市場經(jīng)濟的發(fā)展，交通也越來越便利，特別是出租車，以快捷、方便的特點早已盛行各個城市，成為城市交通的重要工具。 基于現(xiàn)場可編程邏輯陣列 (FPGA)的出租車多功能計費 器，采用硬件描述語言 VHDL和邏輯綜合為基礎(chǔ)的自頂向下的電路設(shè)計方法，開發(fā)成本低，周期短，可靠性高，功能升級方便，滿足了用戶的要求。以出租車多功能計費器為例 ，用戶不僅要求計費器性能穩(wěn)定，計費準確，有防作弊功能 ； 同時還要求其具有車票打印、語音報話識別、電腦串行通信及稅控等功能 ； 不同國家和地區(qū)的收費方式存在差異，即使在同一地區(qū)，不同車型的出租車其收費方式也有差別，而且出租車還面臨幾年一次的調(diào)價或調(diào)整收費方式等問題。一種功能完備、簡單易用、計量準確的出租車計價器是加強出租車行業(yè)管理、提高服務(wù)質(zhì)量的必備品。 44 石家莊鐵道大學四方學院畢業(yè)設(shè)計 1 第 1 章 緒 論 設(shè)計研究的相 關(guān) 背景 在我國社會經(jīng)濟發(fā)展的今天， 隨著城市化水平的提高和人民生活水平的改善， 各大中小城市的出租車營運事業(yè)也迅速發(fā)展， 出租車的服務(wù)顯得越來越重要 。 25 附 錄 20 下載到硬件環(huán)境 19 引腳鎖定 19 選擇芯片 19 芯片介紹 17 頂層模塊仿真 17 頂層模塊 電路圖設(shè)計 17 七段數(shù)碼管顯示模塊仿真 16 七段數(shù)碼管顯示模塊元件圖設(shè)計 15 II 8 選 1 選擇器模塊元件圖設(shè)計 15 8 選 1 選擇器模塊 15 模 8 計數(shù)器模塊仿真 13 分頻模塊 12 控制電路頂層例化模塊元件圖設(shè)計 12 控制電路頂層例化模塊 12 計費模塊仿真 11 計費模塊元件圖設(shè)計 11 計費模塊 10 計時模塊元件圖設(shè)計 9 計程模塊 9 速度模塊仿真 9 速度模塊元件圖設(shè)計 7 模塊的劃分 7 方案擬定 4 第 3 章 系統(tǒng)軟件設(shè)計 4 硬件描述語言 VHDL 簡介 3 開發(fā)軟件 Quartus II 簡介 3 FPGA 簡介 1 課題研究的主要內(nèi)容 1 設(shè)計研究的意 義 關(guān)鍵字 ： 出租車計費器 VHDL語言 Quartus II Abstract China began to appear in the 1970s, but then the taxi billing system mostly imported not only accurate, the price also is very expensive. Along with the reform and openingup, the taxi industry development momentum has a very prominent, the domestic various machinery manufacturers have domestic meter. The meter taxi from the beginning of the function to display only the driver himself away, pricing, and are able to independently rounding billing, and now can play an invoice and audio, according to time independent functions such as price changes. Along with the development of urban tourism industry has bee a city, taxi window, a symbol of a city39。經(jīng)過在實驗箱上進行硬件測試，證明出租車計價系統(tǒng)具有出租車計價器的基本功能。隨著城市旅游業(yè)的發(fā)展，出租車行業(yè)已成為城市的窗口，象征著一個城市的文明程度。隨著改革開放日益深入，出租車行業(yè)的發(fā)展勢頭已十分突出，國內(nèi)各機械廠家紛紛推出國產(chǎn)計價器。 當遇到紅燈 或遇 客戶需要停車等待 時 ，則按時間計費，計費單價為 每 20s 收費 1元。車行駛超過 3km 后，每 km 收費 2 元，車費依次累加。 以 十進制 顯示 出租車行駛路程與車費 。 脈沖信號