【正文】 [4] 劉凡 . VHDL標(biāo)準(zhǔn)化的硬件設(shè)計(jì)語言 [J]. 計(jì)算機(jī)工程與應(yīng)用， 1998 年 01 期： 24。 在論文即將完成之際 ,我的心情無法平靜 ,從開始進(jìn)入課題到論文的順利完成 ,有多少可 敬的師長、同學(xué)、朋友給了我無言的幫助 ,在這里請(qǐng)接受我誠摯的謝意！ 19 參考文獻(xiàn) [1] 李洪偉等 . 基于 QuartusII 的 FPGA/CPLD 設(shè)計(jì) .電子工業(yè)出版社， 2022： 15~31。 還要感謝我的父母，給予我生命并給與我接受教育的機(jī)會(huì)，他們給我生活的關(guān)懷和精神上的鼓勵(lì)是我學(xué)習(xí)的動(dòng)力。再加上通過網(wǎng)絡(luò)查詢資料，我對(duì)出租車計(jì)費(fèi)系統(tǒng)的研究有了深入的了解，不僅豐富了自己的專業(yè) 知識(shí)，更重要的是大大提高了利用已有的知識(shí)分析、解決問題的能力，培養(yǎng)了對(duì)待科學(xué)研究的正確態(tài)度，這些都是走向社會(huì)的寶貴財(cái)富。從選題、定題、撰寫開題報(bào)告，到論文至今的初步定稿，倪老師始終認(rèn)真負(fù)責(zé)，督促指導(dǎo)，使我能夠按時(shí)完成任務(wù)。 “飲其流時(shí)思其源，成吾學(xué)時(shí)念吾師 ”?；叵脒@段求 學(xué)路，時(shí)而喜悅，時(shí)而惆悵。 不足之處 沒有實(shí)現(xiàn)對(duì)等候時(shí)間（定義是當(dāng)汽車行駛速度小于或等于 12km/h 時(shí)為 “等候 ”）控制。等候時(shí)間，用兩位數(shù)字顯示，顯示方式為 “XX”。根據(jù)論文的要求進(jìn)行設(shè)計(jì)工作，具體實(shí)現(xiàn)了如下功能： （ 1）里程的計(jì)算，通過傳感器測(cè)出輪子是否有運(yùn)動(dòng)，如果在一定的時(shí)間內(nèi)運(yùn)動(dòng)了，則記錄輪子的轉(zhuǎn)圈數(shù)，從而自動(dòng)計(jì)算出輪子轉(zhuǎn)動(dòng)的圈數(shù)的長度，由此計(jì)算出出租車行駛的距離。 17 6 設(shè)計(jì)總結(jié) 設(shè)計(jì)結(jié)果 本設(shè)計(jì)采用硬件描述語言按自頂向下的方法，將一個(gè)大的系統(tǒng)分成幾個(gè)相對(duì)獨(dú)立的模塊分別設(shè)計(jì)，仿真，最后再整體仿真。只是上面仿真等待（ stop）時(shí)間設(shè)置較短，所以計(jì)費(fèi)中沒有對(duì)等待時(shí)間 16 的計(jì)費(fèi)。 圖中 scan 從 7F 到下一個(gè) 7F 之間是一段， 7F、 BF、 DF、 EF、 F FB、 FD、 FE分別是選中從左到右依次 8 片數(shù)碼管來分別顯示 fei0， fei1， fei2， fei3， t0， t1， mile0，mile1， scan 垂直對(duì)應(yīng)下面一行 seg，再根據(jù) seg 段碼來判斷顯示的是 0—9 里的哪個(gè)數(shù)。 15 5 總體仿真 在 QuartusII 中基本完成所有底層設(shè)計(jì)文件的編輯后，就開始編輯設(shè)計(jì)頂層設(shè)計(jì)文件。 圖 414 模八計(jì)數(shù)器模塊元件原理圖 13 圖 415 片選模塊理圖 圖 416數(shù)碼顯示模塊元件原理圖 圖 417 測(cè)試寫入固定值模塊 圖 418 數(shù)碼模塊測(cè)試仿真電路圖 14 圖 419 功能級(jí)仿真結(jié)果 由圖 419 可見，隨著 clk 上升沿的到來， qt 就會(huì) 加 1， scan， seg 也會(huì)隨著 qt輸入的值相應(yīng)變化，即在車行駛過程中，根據(jù)所行駛的路程 ，所得的費(fèi)用，經(jīng)過譯碼分別在相應(yīng)的數(shù)碼管上顯示相應(yīng)的數(shù)值。為了使七段數(shù)碼管能夠顯示出所要表示的數(shù)值，需要采用譯碼器將所要表示的數(shù)值譯碼成數(shù)碼管所需要的驅(qū)動(dòng) 信號(hào)。 本次設(shè)計(jì)采用的是共陰數(shù)碼管來作為實(shí)驗(yàn)的顯示模塊，低電平有效，而且是利用動(dòng)態(tài)顯示的過程。 隨著 clk 的高電平 的到來， c c c c0 逐級(jí)進(jìn)行加法計(jì)數(shù)，當(dāng) c0 計(jì)數(shù)到九時(shí)，產(chǎn)生進(jìn)位， c1加一；當(dāng) c1 計(jì)數(shù)到九時(shí)，產(chǎn)生進(jìn)位， c2 加一；當(dāng) c2 計(jì)數(shù)到九時(shí)，產(chǎn)生進(jìn)位， c3 加一。如圖 411 及圖 412。 【時(shí)間超過輸出 out（ clk_in1），由 clk_28 控制， 420/28=15 相當(dāng)于計(jì)費(fèi)模 塊加了 15 個(gè)一角；路程超過輸出 out（ clk_in2），由 clk_15 控制， 420/15=28 相當(dāng)于計(jì)費(fèi)模塊加了 28 個(gè)一角，計(jì) 元。如圖 48及圖 49。 圖 45 計(jì)量模塊電路圖 圖 46 計(jì)量模塊的仿真電路圖 圖 47 功能級(jí)仿真結(jié)果 由圖 47 可見，等待時(shí)間小于 2min 時(shí)，本模塊中輸出信號(hào) en1 保持為 0； clk50M和 start 都是輸入，取 start 為 1，表示中間沒有停，一直在走，所以輸出信號(hào) en0 為 1，即表示計(jì)路程，這里取的是一種極端做法，不考慮等待時(shí)間。 計(jì)程部分：計(jì)算乘客所行駛的公里數(shù)，當(dāng)行駛里程大于 3km 時(shí)，本模塊中 en0 使能信號(hào)變?yōu)?1；當(dāng) clk1 每來一個(gè)上升沿，計(jì)程器就自增 1,計(jì)程器的量程為 99km，滿量程后自動(dòng)歸零。如圖 45。 10 clk_15 表示實(shí)現(xiàn) 15 次計(jì)數(shù)，系統(tǒng)時(shí)鐘周期為 1/420s 及 15 次計(jì)數(shù)所需要的時(shí)間為15*（ 1/420） s 則對(duì)應(yīng)頻率為 420/15=28HZ。 圖 41 420HZ的分頻模塊 圖 42 15HZ、 28HZ、 1HZ三種不同頻率的分頻模塊 圖 43 分頻模塊總電路圖 圖 44 功能級(jí)仿真結(jié)果 由圖 44 可見，分頻出的 2 1 1HZ 的時(shí)鐘脈沖是正確的。 9 4 相關(guān)原理圖及設(shè)計(jì)文件 分頻模塊 分頻模塊是對(duì)系統(tǒng)時(shí)鐘頻率進(jìn)行分頻，如圖 41，得到 co 端輸出 420HZ 頻率的脈沖；然后再通過圖 42 的模塊對(duì) 420HZ 頻率的脈沖進(jìn)行分頻，分別得到 15HZ、 28HZ、1HZ 三種頻率，本設(shè)計(jì)中通過 15HZ、 28HZ、 1HZ 三種不同頻率的脈沖信號(hào)實(shí)現(xiàn)在計(jì)程車在行駛、等待兩種情況下的不同計(jì)費(fèi)；具體原理圖如圖 43。 （ 2）從設(shè)計(jì)正確性和實(shí)現(xiàn)可能性出發(fā)，我發(fā)現(xiàn)要想用 VHDL 語言來設(shè)計(jì)一定的函數(shù)關(guān)系，來達(dá)到目的，比較困難，并且在編程時(shí)我也陷入了困難之中。 （ 1）從設(shè)計(jì)目的來看，經(jīng)過研究和實(shí)際情況考慮，覺得還是第一種方案的設(shè)計(jì)目的比較符合實(shí)際情況，且對(duì)乘客和司機(jī)都相對(duì)公平。 方案二：主要目的是為了實(shí)現(xiàn)：出租車起始計(jì)價(jià)為 元，當(dāng)里程小于 3km 時(shí)，按起價(jià)費(fèi)用計(jì)算；當(dāng)里程大于 3km 時(shí)每公里按 元計(jì)算；等待累計(jì)時(shí)間超過 2 分鐘，按每分鐘 元計(jì)費(fèi)； 計(jì)費(fèi)方式如下： 費(fèi)用 =8+（等候時(shí)間 2 ） * (路程 3km) 費(fèi)用 =*路程 +（等候時(shí)間 2 ） * (路程 3km) 系統(tǒng)由分頻模塊、控制模塊、計(jì)量模塊和計(jì)費(fèi)模塊四部分組成。計(jì)量模塊采用 1HZ 的驅(qū)動(dòng)信號(hào)，計(jì)費(fèi)模塊采用 28HZ、 15HZ 的驅(qū)動(dòng)信號(hào)；計(jì)量模塊每計(jì)數(shù)一次，計(jì)費(fèi)模塊就實(shí)現(xiàn) 28 次或者 15 次計(jì)數(shù)，即為實(shí)現(xiàn)計(jì)時(shí)時(shí)的 元 /min、計(jì)程時(shí)的 元 /km 的收費(fèi)。 系統(tǒng)由分頻模塊、控制模塊、計(jì)量模塊和計(jì)費(fèi)模塊四部分組成。系統(tǒng)有兩個(gè)脈沖輸入信號(hào) clk_420hz、 fin，其中 clk_420hz 將根據(jù)設(shè)計(jì)要求分頻成 28hz、 15hz 和1hz 分別作為公里計(jì)費(fèi)和超時(shí)計(jì)費(fèi)的脈沖。 系統(tǒng)有兩個(gè)脈 沖輸入信號(hào) clk_4 fin，兩個(gè)控制輸入開關(guān) start、 stop；控制過程為： start 作為計(jì)費(fèi)開始開關(guān)，當(dāng) start 為高電平時(shí)，系統(tǒng)開始根據(jù)輸入的情況計(jì)費(fèi)。 預(yù)計(jì)實(shí)現(xiàn)的功能 : 出租車計(jì)費(fèi)起價(jià)為 元，當(dāng)里程小于 3km 時(shí)，按起價(jià)費(fèi)用計(jì)算；當(dāng)里程大于 3km 時(shí)每公里按 元計(jì)算；等待累計(jì)時(shí)間超過 2 分鐘，按每分鐘 元計(jì)費(fèi)。 計(jì)量模塊：完成計(jì)價(jià)、計(jì)時(shí)和計(jì)程功能。 分頻模塊：它是對(duì)系統(tǒng)時(shí)鐘頻率進(jìn)行分頻。 根據(jù)課題要求，系統(tǒng)設(shè)計(jì)采用自頂向下的設(shè)計(jì)方法，設(shè)計(jì)流程圖如下： 6 圖 31 出租車計(jì)費(fèi)系統(tǒng)設(shè)計(jì)流程圖 出租車計(jì)費(fèi)系統(tǒng)由外部輸入模塊、控制模塊和顯示模塊三部分組成。 本設(shè)計(jì)采用的是共陰極七段數(shù)碼管，根據(jù)十六進(jìn)制數(shù)和七段顯示段碼表的對(duì)應(yīng)關(guān)系，數(shù)碼管控制及譯碼顯示模塊將十進(jìn)制的輸入信號(hào)用七段數(shù)碼管顯示，由七段發(fā)光二極管組成數(shù)碼顯示器，利用字段的不同組合，可分別顯示 0～ 9。 實(shí)驗(yàn)方案及預(yù)計(jì)實(shí)現(xiàn)的功能 通過可編程邏輯器件和 VHDL 硬件描述語言來實(shí)現(xiàn)出租車的計(jì)費(fèi)系統(tǒng)的基本設(shè)計(jì)要求。 第六步，仿真，分析實(shí)驗(yàn)結(jié)果的實(shí)現(xiàn)效果。 第四步，按順序，編出各個(gè)模塊的小程序，進(jìn)行軟件編譯，糾錯(cuò)。 第二步，畫出實(shí)驗(yàn)系統(tǒng)框圖，將大實(shí)驗(yàn)分成小模塊，明確各個(gè)小目標(biāo)，以待各個(gè)擊破。 5 3 系統(tǒng)的設(shè)計(jì) 設(shè)計(jì)基本要求 費(fèi)用的計(jì)算，出租車起價(jià)為 元，當(dāng)里程小于 3km 時(shí)，按起價(jià)費(fèi)用計(jì)算；當(dāng)里程大于 3km 時(shí)每公里按 元計(jì)算； 等待累計(jì)時(shí)間超過 2 分鐘，按每分鐘 元計(jì) 費(fèi)； 里程，即汽車行駛里程，用兩位數(shù)字顯示，顯示方式為 “XX”，單位為 km；等候時(shí)間，用兩位數(shù)字顯示，顯示方式為 “XX”，等候時(shí)間的定義是：當(dāng)汽車行駛速度小于或等于 12km/h 時(shí)為 “等候 ”； 費(fèi)用 =8+（里程 3） *+（等候時(shí)間 2） *，單位：元；費(fèi)用顯示，用四位數(shù)字顯示，顯示方式為 “”，單價(jià)為元。這些模塊可以預(yù)先設(shè)計(jì)或者使用以前設(shè)計(jì)中的存檔模塊，將這些模塊存放在庫中，就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用。 （ 5） VHDL 語言程序易于共享和復(fù)用 VHDL 語言采用基于庫 ( library) 的設(shè)計(jì)方法。這樣做的好處是可以使設(shè)計(jì)人員集中精力進(jìn)行電路設(shè)計(jì)的優(yōu)化，而不需要考慮其他的問題。 （ 3） VHDL 語言具有很強(qiáng)的移植能力 VHDL 語言很強(qiáng)的移植能力主要體現(xiàn)在： 對(duì)于同一個(gè)硬件電路的 VHDL 語言描述，它可以從一個(gè)模擬器移植到另一個(gè)模擬器上、從一個(gè)綜合器移植到另一個(gè)綜合器上或者從一個(gè)工作平臺(tái)移植到另一個(gè)工作 平臺(tái)上去執(zhí)行。 VHDL 語言的強(qiáng)大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類型。 （ 2） VHDL 語言具有強(qiáng)大的硬件描述能力 VHDL 語言具有多層次的電路設(shè)計(jì)描述功能，既可描述系統(tǒng)級(jí)電路，也可以描述門級(jí)電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié) 構(gòu)描述，也可以采用三者的混合描述方式。同時(shí)，它還具有多層次的電路設(shè)計(jì)描述功能。 Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境 , 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來越受到 數(shù)字系統(tǒng)設(shè)計(jì) 者的歡迎 [1]。目前 Altera 已經(jīng)停止了對(duì) Maxplus II 的更新支持， Quartus II 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。 此外， Quartus II 通過和 DSP Builder 工具與 Matlab/Simulink 相結(jié)合，可以方便地實(shí)現(xiàn)各種 DSP 應(yīng)用系統(tǒng) ；支持 Altera 的片上可編程系統(tǒng)（ SOPC）開發(fā)，集系統(tǒng)級(jí)設(shè)計(jì)、嵌入式軟件開發(fā) 、可編程邏輯設(shè)計(jì)于一體，是一種綜合性的開發(fā)平臺(tái)。 Quartus II 支持 Altera 的 IP 核，包含了 LPM/MegaFunction 宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。 Quartus II 可以在 XP、 Linux 以及 Unix 上使用，除了可以使用 Tcl 腳本 完成設(shè)計(jì)流程外，提供了完善的用戶圖形界面設(shè)計(jì)方式。 本設(shè)計(jì)的研究目標(biāo)和意義也就是要使用價(jià)錢低廉、性能穩(wěn)定、可擴(kuò)性強(qiáng)、適應(yīng)目前出租車市場需求的出租車計(jì)費(fèi)器，以解決目前出租車計(jì)費(fèi)器存在的一系列問題 [12]。以往的出租車計(jì)費(fèi)器的不穩(wěn)定性，功能稍等缺點(diǎn)是的大家開始尋求更新的，功能更強(qiáng)大，性能更穩(wěn)定，價(jià)錢更低廉的新型出租車計(jì)費(fèi)器。只有以硬件描述語言和邏輯綜合為基礎(chǔ)的子項(xiàng)下的電路設(shè)計(jì)方法才能滿足日趨復(fù)雜的集成電路系統(tǒng)設(shè)計(jì)需求，才能縮短設(shè)計(jì)周期以滿足設(shè)計(jì)對(duì)集成電路系統(tǒng)日益急迫的需求。 2 課題研究的目的和意義 隨著電子技術(shù)的不斷發(fā)展與進(jìn)步，集成電路的設(shè)計(jì)方法也在不斷地更新。新型數(shù)據(jù)存儲(chǔ)器的應(yīng)用使得計(jì)價(jià)器的營運(yùn)數(shù)據(jù)在掉電情況下還可以保存 10 年。隨著電子技術(shù)的發(fā)展以及對(duì)計(jì)價(jià)器的不斷改進(jìn)和完善，便產(chǎn)生了諸多的附加功能。大規(guī)模集成電路的發(fā)展產(chǎn)生了第三代計(jì)價(jià)器，也就是全電子化的計(jì)價(jià)器，其功能在不斷完善中。隨著科學(xué)技術(shù)的發(fā)展，產(chǎn)生了第二代計(jì)價(jià)器。隨著電子技術(shù)的發(fā)展以及對(duì)計(jì)價(jià)器的不斷改進(jìn)和完善，便產(chǎn)生了能夠自主計(jì)費(fèi)，以及現(xiàn)在的能夠打印發(fā)票和語音提示、按時(shí)間自主變動(dòng)單價(jià)等功能 [9]。它的功能也在不斷完善。此時(shí)它在計(jì)程的同時(shí)還完成計(jì)價(jià)的工作。隨著科學(xué)技術(shù)的發(fā)展，產(chǎn)生 了第二代計(jì)價(jià)器。多年來國內(nèi)普遍使用的計(jì)價(jià)器只具備單一的計(jì)量功能。但是總存在著買賣糾紛困擾著行業(yè)的發(fā)展。 隨著生活水平的提高，人們已不再滿足于衣食住的享受，出行的舒適已受到越來越多人的關(guān)注。具有良好性能的計(jì)價(jià)器無論是對(duì)廣大出租車司機(jī)朋友還 是乘客來說都是很必要的。 關(guān)鍵詞 ： 出租車計(jì)價(jià)器； VHDL 2 Abstract W