【正文】 阻放電，為下次充電做好準備。 VHDL 語言的特殊性，不能在一個結構中給一個變量同時用兩個不同的動作使其賦值。使用開關電源的好處就是比較節(jié)省能源，它的轉換效率很高，可 達 85%以上，穩(wěn)壓范圍寬，除此之外，還具有穩(wěn)壓精度高、不使用電源變壓器等特點，是一種較理想的穩(wěn)壓電源。 圖 331 分鐘模塊 本章小結 本章簡述了出租車計費器的硬件設計，在 EPFlOKlOQC2083芯片 中采用 分模塊 的設計方法將整個系統(tǒng)分為 車型調整模塊、計程模塊、計時模塊、計費標準設定模塊、自動計費模塊、統(tǒng)計模塊、時鐘模塊、 LED顯示模塊等模塊組成，整個系統(tǒng)采用模塊化設計，降低了設計難度，實現了出租車計費器多功能的設計，其具有以下功能：可以靈活的設定參數，如可以進行車輪直徑的設定，能區(qū)分白天還是晚上，白天和晚上有不同的計費方式，車子暫停的時候照常計費，可以計算過路費及空調費，能精確的顯示總額等。 基于 FPGA 的出租車多功能計費系統(tǒng)設計 第 29 頁 共 52 頁 圖 330 分鐘模塊 小時模塊 小時模塊與分鐘模塊的設置相類似，也由兩部份組成，一是小時設置調節(jié)模塊 MUX21，一個是自動計數的模塊 HOUR。 圖 329 秒模塊 分鐘模塊 分鐘模塊考慮到時間的設置問題，它由兩部份組成，一個是進行分鐘設置的調節(jié)模塊 MUX21，一個是自動計數的模塊 MINTUE。在圖328中， SECOND為秒模塊，每 60秒給一個高電平到分鐘選擇模塊；前一個 MUX21為分鐘調節(jié)端，若 sel為高電平，則進行分鐘的設置，若 sel為低電平，則進行分鐘自動進行計數； MINTUE為分鐘模塊， QH， QL為分鐘輸出端送 LED中顯示，每 60 基于 FPGA 的出租車多功能計費系統(tǒng)設計 第 28 頁 共 52 頁 分鐘給一個高電平到小時選擇模塊；后一個 MUX21為小時調節(jié)端，若 sel為高電平，則進行 小時的設置，若 sel為低電平，則進行小時自動進行計數； HOUR為小時模塊， QH， QL為小時輸出端送 LED中顯示。小時在按下鍵后 sel端選擇 IN1進入調節(jié)；否則， IN2進入，每60分鐘一個高電平給小時模塊。分鐘在按下鍵后 sel端選擇 IN1進入調節(jié)；否則， IN2進入，每 60秒一個高 電平給分鐘模塊。既可減少了外圍電路，又使得輸出頻率更加精確，更重要的是無需放大電路，因其直接可以輸出 5V電壓的頻率。 基于 FPGA 的出租車多功能計費系統(tǒng)設計 第 27 頁 共 52 頁 圖 326 分頻模塊 晶振時 鐘電路 本設計采用的是 4MHz有源晶振，如圖 327所示，通過 74LS393雙四位二進制計數器給 4MHz晶振進行分頻和整形。根據不同的需求輸出有1Hz、 2Hz、 5Hz。 TR—— 輸出乘客數； TF—— 輸出營運額總數； ZF —— 總費用的輸入端； STOP—— 累計信號，當 STOP 端接到停止計費的信號后就自動累計一次乘客總數和營運額總數，輸出給顯示模塊； CLR—— 清零端。 基于 FPGA 的出租車多功能計費系統(tǒng)設計 第 26 頁 共 52 頁 圖 324 總額計算模塊 統(tǒng)計模塊 為讓司機能清楚的了解 一天的盈利情況，所以做了一個統(tǒng)計模塊，用來統(tǒng)計所接的乘客總數及營運額總數。 圖 323 過路費或電調費模塊自動計費模塊 總額計算模塊 如圖 324所示。如圖 323所示。 基于 FPGA 的出租車多功能計費系統(tǒng)設計 第 25 頁 共 52 頁 圖 322 自動計費模塊 過路費或空調費模塊 目前的計費標準中都有過路費或空調費這些費用，看實際情況支付，通過按鍵掃描模塊，來給這些費用增加或是減少，每次步進 1元，可達到最大值 99元。如圖 322所示， D、 N 是白天和深夜的判別信號， D D D3 、 N N N3 分別代表白天起步費、單位千米費、 10 千米后的單位 公里費、深夜起步費、單位千米費、 10 千米后的單位公里費。如圖 321所示。如圖 320所示， UP、 DOWN—— 加減鍵； CLK—— 加減的快慢頻率； MIN—— 設置時間值。 圖 319 深夜過 10 公里后加收費設定模塊 1計時時間設定模塊 根據標準當出租車車速低于 10km/h時，計時間，計費標準是每 6分鐘計為1km。 圖 318 深夜每公里費用設定模塊 深夜過 10 公里后加收費設定模塊 如圖 319所示。 圖 317 深夜起步費用設定模塊 基于 FPGA 的出租車多功能計費系統(tǒng)設計 第 23 頁 共 52 頁 深夜每公里費用設定模塊 如圖 318所示。 圖 316 白天 10 公里后費用設定模塊 深夜起步費設定模塊 如圖 317所示，根據標準深夜 23： 00到凌晨 6： 00之間 起步價為 7元。 圖 314 白天起步費設定模塊 白天每公里費用設定模塊 如圖 315所示， UP、 DOWN—— 加減鍵； CLK—— 加減的快慢頻率； DS —— 每千米價格的輸出端，給自動計費模塊，它的初始值設為 /km。 CLK 輸出自動變化的頻率給加減模塊， K 是累積端，累積 5 秒后不再發(fā)生變化，通過 XOR 端，當加鍵或減鍵停止后則自動使 K 累積的值清零，這樣下次按下加鍵時就又從 1Hz 開始加。 基于 FPGA 的出租車多功能計費系統(tǒng)設計 第 20 頁 共 52 頁 表 33 sel 設定表 按鍵選通模塊如 312所示： 圖 312 按鍵選通模塊 基于 FPGA 的出租車多功能計費系統(tǒng)設計 第 21 頁 共 52 頁 按鍵自動加速模塊 按鍵自動加速模塊通過自動加速模塊可以讓加減一開始變化得慢，過了長按5秒后自動變快，不僅可快速的調到某個數值，而且還能精確的定位到某個數值。 圖 311 設置模塊 設置按鍵選通模塊 為減少出租車計費器上的按鍵 ，做了一個按鍵選通模塊。模塊如圖311 所示。 UP、 DOWN —— 加減設置鍵； CLK —— 加減的快慢頻率； WORD —— 顯示輸出端，經過二進制轉化 BCD 碼后就可以在屏幕上顯示； PASSOUT —— 密碼是否正確的輸出端，輸入正確時輸出 1 到選擇端，進行參數設 基于 FPGA 的出租車多功能計費系統(tǒng)設計 第 19 頁 共 52 頁 置。 基于 FPGA 的出租車多功能計費系統(tǒng)設計 第 18 頁 共 52 頁 圖 39 計費模塊 密碼設定模塊 為了防止隨意改動計費標準的參數設定，設置了一個密碼保護模塊。密碼輸入正確后， PASSOUT 會變?yōu)?1送到 SET 模塊和 CH1 模塊，否則為 0，禁止設定。 圖 38 譯碼顯示模塊 計費標準設定系統(tǒng) 為了滿足計價標準的靈活性，計費標準設定系統(tǒng)包括了：車輪大小的設定，密碼保護設定，低速時的時間設定，白天起步價設定、每千米的價格設定、超出10km 后的加收設定，以及深夜時對應的設定，共 9 項參數的設 定，可以說來是很全面和靈活的。 圖 37 計程計時顯示輸出模塊 基于 FPGA 的出租車多功能計費系統(tǒng)設計 第 17 頁 共 52 頁 譯碼顯示模塊 采用共陰極七段數碼管，依據十進制數和七段顯示段碼表的相應關系，用 VHDL 的 case 語句即可實現它們的譯碼。計程計時顯示輸出模塊設計如圖 37所示。計時端則有兩位數字的 BCD 碼輸出，計程端有三數字的 BCD 碼輸出，通過譯碼器后成為LED 可識別的 7位數字編碼。 S—— 選通端； SHI—— 計時 基于 FPGA 的出租車多功能計費系統(tǒng)設計 第 16 頁 共 52 頁 模塊信號； CHEN—— 計程模塊信號； Y—— 輸 出端。此模塊的輸出端的每 1 個上升沿都代表 1km。出租車每行駛 1km 輸出端 CC就發(fā)出一個上升沿信號給計程計時選通模塊；輸入端 D為車輪大小的設定值，根據車輪直徑的大小，每轉一圈行進的路程也不一樣，因此每公里計的 CLK 次數也會不同，車輪越大計的 CLK 數越少 CLR 是清零端，每次計費結束后都會自動清零，以此保證下次計費的準確性。輸入端 clk為 1Hz； CLR 為清零端（計費停止后自動清零）； TIME 為時間設定輸入端（默認為每 6分鐘計為 1km）；輸出端 BC 送到顯示部分累計，每 1分鐘一個上升沿輸出；輸出端 AC 送到計程計時選通模塊，默認為每 6 分鐘計為 1km 送出一個高電平 。 圖 33 車速比較模塊 計時模 塊 當速度低于 10km/h 時進入計時模塊。車速比較模塊如圖 33所示。如圖 32 所示： PW—— 密碼設定，當密碼輸入 基于 FPGA 的出租車多功能計費系統(tǒng)設計 第 14 頁 共 52 頁 正確后即 PW=1 時進行輪胎直徑的設置； AN—— 為設置輪胎直徑的按鍵，每按一下就可設定一種直徑； SET—— 把設定的輪胎直徑大小數值送到計程模塊； CS、 CG—— 分別送到顯示部分。 表 32 輪胎直徑與每公里所轉圈數對應表 輪胎直徑 500mm 520mm 540mm 560mm 580mm 圈數 /km 637 612 590 569 549 通過車型調整模塊把設定的車輪大小送到計程模塊，計程模塊根據輪徑的大小，每公里所轉圈數的不同，自動調節(jié)計算。據調查和統(tǒng)計，現在出租車輪胎直徑大致以下有五種，直徑分別為 500 mm、 520mm、 540mm、 560mm 和580mm?；?FPGA 的出租車多功能計費器的總體設計框圖如圖 31。同時統(tǒng)計模塊自動執(zhí)行并保存此次記錄。參數的設置均可以在密碼輸入正確的條件下，通過選通模塊來進行各項參數的設置或修改。時鐘模塊給自動計費模塊一個信號來判斷是深夜還是白天，自動計費模塊會按照不同的標準自動調節(jié)計費。這可通過車型調整模塊在輸入正確密碼的條件下設置參數，對出租車的型號做出選擇，以此來實現對不同車型的車進行調整，可通過 LED 顯示器顯示來參數設置的情況。 首先將車輪傳感器送來的車速信號速度值通過車速比較器進行判斷，如低于10 km/h 則進入計時狀態(tài)（依照計費標準每 6 分鐘計為 1km），否則進入計程狀態(tài)。先來了解一下出租車是如何計費的，如表 31所示： 表 31 計費標準 以上計費標準可根據出租車行業(yè)受市場因素的影響，在價格方面進行靈活可靠，易于操作的調節(jié)。因此，本設計確定采用基于 FPGA 的出租車多功能計費器的設計方案。 方案二將所有的器件集成在一塊芯片上，在減小體積的同時還提高了系統(tǒng)的穩(wěn)定性，且可運用 EDA軟件進行仿真、調試，易于進行功能擴展，且外圍電路很簡單，采用硬件邏輯電路來實現，其最大的優(yōu)點是抗干擾能力強，穩(wěn)定性好，非常適合作為出租車的計費器系統(tǒng)的控制核心。因此， FPGA 的使用很靈活多變。當需修改 FPGA 的某個功能時，只需調換一片 EPROM即可。 當加電時， FPGA 把 EPROM 中的數據讀入到片內的編程 RAM 中，配置完成后，FPGA 進入工作狀態(tài)；當掉電后， FPGA 變成白片，內部的邏輯關系消失，因此，FPGA 可以反復使用。 FPGA 是由存放在片內 RAM 中的程序來設置其工作狀態(tài)的，因此，工作時需對片內 RAM 進行編程。 可以說， FPGA 芯片是提高系統(tǒng)集成度、可靠性的最佳選擇之一。 （ 4） FPGA 是 ASIC 電路中開發(fā)費用最低、設計周期最短、風險最小的器件之一。 （ 2） FPGA 可做半定制或全定制 ASIC 電路的中試樣片。 FPGA 采用了邏輯單元陣列 LCA 這樣一個嶄新的概念，其內部包括輸出輸入模塊 IOB、可配置邏輯模塊 CLB和內部連線三個部分。 FPGA 是英文 Field Programmable Gate Array 的縮寫，譯成中文為現場可編程門陣列，它是在 GAL、 PAL、 EPLD等可編程元器件的基礎上逐步發(fā)展的產物。 鍵盤服