集成電路版圖設(shè)計(jì)基礎(chǔ)電阻電容匹配-資料下載頁
2025-08-09 15:44本頁面
【正文】 ?14精確匹配電阻沿芯片對稱軸擺放 ?，考慮隔離島調(diào)制 ? 盡量使用多晶硅電阻 ? ? 低度匹配電阻可使用折疊電阻 ? 不與電阻連接的導(dǎo)線不要排布在電阻上方，以避免引入應(yīng)力誘發(fā)失配和氫化作用，消除噪聲耦合，除非靜電屏蔽層，尤其注意高速數(shù)字信號線 ?21避免匹配電阻功耗過大 ? 匹配電阻的功耗會產(chǎn)生熱梯度，精確匹配電阻，功耗大于 1— 2uW/um2，窄電阻上的大電流會速度飽和和非線性 電阻匹配規(guī)則 ? 多晶硅電阻比擴(kuò)散電阻窄很多，較小的寬度失配不會增加 ? 淀積電阻包括多晶穿過場氧階梯時，變化增加，不應(yīng)穿過氧化層階梯或表面不連續(xù)處 ? 精確匹配電阻可在其上面放上靜電屏蔽層 二 電容匹配規(guī)則 結(jié)電容精度低，氧化層電容精度高 ? 保持相同尺寸，如果兩電容尺寸不同，由小的單位電容并聯(lián)而成，單位電容不能串聯(lián)， ? 周長面積比越小越好，最好取正方形 ? CMOS工藝中，正方形電容最佳尺寸在 2050um之間 ? 構(gòu)成寬長比盡可能小的矩形陣列 ? 氧化層表面不連續(xù)會引起電介質(zhì)發(fā)生變化，應(yīng)遠(yuǎn)離溝槽和擴(kuò)散區(qū)邊緣 ? 電路的高阻節(jié)點(diǎn)連接電容的上極板， 比連接到下極板的寄生電容小，如果襯底噪聲嚴(yán)重，在電容下極板增加阱，連接干凈的模擬電壓，作為靜電屏蔽層。 ? 虛擬電容可以屏蔽橫向靜電場，消除刻蝕速率，無需相同寬度，虛擬電容的兩極板連在一起防止靜電積聚 ? ? 通過交叉耦合減小氧化層梯度、應(yīng)力梯度和熱梯度影響，質(zhì)心必須對準(zhǔn)。 ? 每個單位電容最小寬度的導(dǎo)線連接上極板，保持每個電容的導(dǎo)線電容相等。 ?線 導(dǎo)線和極板間的電容將引起匹配電容失配 ? 厚氧化層電介厚度失配比例小。 ? 避免放在四個角，中央應(yīng)力最小，從中央到邊緣的一般的距離內(nèi)應(yīng)力小 ? 距離功耗 250mW以上功率器件 200300um ? 電容對應(yīng)力的敏感度小于電阻，在（ 100）硅上，使陣列的對稱軸與芯片對稱軸中一條平行。
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1