集成電路版圖設(shè)計基礎(chǔ)電阻電容匹配(參考版)
2025-08-12 15:44本頁面
【正文】 ? 避免放在四個角，中央應(yīng)力最小，從中央到邊緣的一般的距離內(nèi)應(yīng)力小 ? 距離功耗 250mW以上功率器件 200300um ? 電容對應(yīng)力的敏感度小于電阻，在（ 100）硅上，使陣列的對稱軸與芯片對稱軸中一條平行。 ? 每個單位電容最小寬度的導(dǎo)線連接上極板，保持每個電容的導(dǎo)線電容相等。 ? 電阻一般水平或垂直擺放 ? ?失配隨間距增加而增加，精確匹配應(yīng)采用叉指結(jié)構(gòu) ? ?陣列化電阻采用叉指結(jié)構(gòu)，產(chǎn)生共質(zhì)心結(jié)構(gòu)，寬長比不大于 3:1，電阻段長是寬的 10倍以上 ? 把虛擬電阻接到低噪聲的低阻節(jié)點 ? 精確匹配電阻段方塊數(shù)不小于 5，多晶電阻總長度不小于 50um ?，偶數(shù)對 ? ? 避免放在芯片四個角，高應(yīng)力區(qū)域 ?13匹配電阻遠離功率器件 ?功耗大于 50mW為功率器件，精確匹配電阻放在主功率器件的對稱軸上，距離不能小于 200um ?14精確匹配電阻沿芯片對稱軸擺放 ?，考慮隔離島調(diào)制 ? 盡量使用多晶硅電阻 ? ? 低度匹配電阻可使用折疊電阻 ? 不與電阻連接的導(dǎo)線不要排布在電阻上方，以避免引入應(yīng)力誘發(fā)失配和氫化作用，消除噪聲耦合，除非靜電屏蔽層，尤其注意高速數(shù)字信號線 ?21避免匹配電阻功耗過大 ? 匹配電阻的功耗會產(chǎn)生熱梯度，精確匹配電阻，功耗大于 1— 2uW/um2，窄電阻上的大電流會速度飽和和非線性 電阻匹配規(guī)則 ? 多晶硅電阻比擴散電阻窄很多，較小的寬度失配不會增加 ? 淀積電阻包括多晶穿過場氧階梯時，變化增加，不應(yīng)穿過氧化層階梯或表面不連續(xù)處 ? 精確匹配電阻可在其上面放上靜電屏蔽層 二 電容匹配規(guī)則 結(jié)電容精度低，氧化層電容精度高 ? 保持相同尺寸，如果兩電容尺寸不同，由小的單位電容并聯(lián)而成，單位電容不能串聯(lián)， ? 周長面積比越小越好，最好取正方形 ? CMOS工藝中，正方形電容最佳尺寸在 2050um之間 ? 構(gòu)成寬長比盡可能小的矩形陣列
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1