集成電路設(shè)計基礎(chǔ)ch(3)-資料下載頁
2025-01-07 01:54本頁面
【正文】 。 它們之間所能流過的電流就是二極管的反向漏電流 。 在柵電極下沒有導電溝道形成 。 如果把源漏和襯底接地 ， 在柵上加一足夠高的正電壓 ， 從靜電學的觀點看 ， 這一正的柵電壓將要排斥柵下的 P型襯底中的可動的空穴電荷而吸引電子 。 電子在表面聚集到一定濃度時 ， 柵下的 P型層將變成 N型層 ， 即呈現(xiàn)反型 。 N反型層與源漏兩端的 N型擴散層連通 ， 就形成以電子為載流子的導電溝道 。 2022/2/4 41 ?引起溝道區(qū)產(chǎn)生強表面反型的最小柵電壓，稱為閾值電壓 VT。 ?往往用離子注入技術(shù)改變溝道區(qū)的摻雜濃度，從而改變閾值電壓。 閾值電壓 VT 2022/2/4 42 改變閾值電壓 ?對 NMOS晶體管而言，注入 P型雜質(zhì)，將使閾值電壓增加。反之，注入 N型雜質(zhì)將使閾值電壓降低。 ?如果注入劑量足夠大，可使器件溝道區(qū)反型變成 N型的。這時，要在柵上加負電壓，才能減少溝道中電子濃度，或消除溝道，使器件截止。在這種情況下，閾值電壓變成負的電壓，稱其為夾斷電壓。 2022/2/4 43 ?根據(jù)閾值電壓不同 ， 常把 MOS器件分成增強型和耗盡型兩種器件 。 對于 N溝 MOS器件而言 ， 將閾值電壓 VT＞ 0的器件稱為增強型器件 ， 閾值電壓 VT＜ 0的器件 ， 稱為耗盡型器件 。 ?在 CMOS電路里 ， 全部采用增強型的 NMOS和 PMOS。 2022/2/4 44 圖 (a) VgsVT, Vds=0V (b) VgsVT, VdsVgsVT (c) VgsVT, VdsVgsVT 溝道不再伸展到漏極，處于夾斷狀態(tài)，夾斷處的電壓降保持在 VdsVgsVT 。 一、三個區(qū)域 2022/2/4 45 ? ? Tgsds2dsdsTgsN 02 VVVVVVVKI ds ????????? ??? ? ?2TgsN2 VVKI ds ??描述 NMOS器件性能的理想表達式為： 二、三個表達式 2022/2/4 46 圖 MOS器件方程式中各幾何項 2022/2/4 47 線 性 區(qū)飽 和 區(qū)︱ Vd s︱ = ︱ Vg s－ Vt︱︱ Vd s︱︱ Id s︱︱ Vg s 1︱︱ Vg s 2︱︱ Vg s 3︱︱ Vg s 4︱圖 N型 MOS管與 P型 MOS管的電壓 電流特性 2022/2/4 48 )(1Tgs VVKR??NC （線性） gm（線性） = KNVds gm（飽和） = KN（ Vgs－ VT） 三、輸出電阻和跨導 飽和區(qū)象電流源，輸出電阻很大。 2022/2/4 49 小結(jié) ?集成電路由導體、絕緣體和半導體三大類材料構(gòu)成。導體主要包括鋁、金、鎢、銅等金屬、鎳鉻等合金和重摻雜的多晶硅。絕緣體主要包括 SiO SiON、 Si3N4等硅的氧化物和氮化物。半導體主要包括硅、砷化鎵、磷化銦等。這三類材料中，半導體材料最為關(guān)鍵。通過摻雜，可以得到 P型與 N型兩種導電類型的半導體。 2022/2/4 50 小結(jié) ?兩種類型的半導體結(jié)合形成 PN結(jié) ， 金屬與半導體結(jié)合形成肖特基結(jié) ， 金屬與重摻雜半導體結(jié)合形成歐姆結(jié) 。 ?其中 ， 一個 PN結(jié)或一個肖特基結(jié)加上一到兩個歐姆結(jié)構(gòu)成單向?qū)щ姷亩O管 ， 兩個背靠背的 PN結(jié)加上三個歐姆結(jié)構(gòu)成具有放大或開關(guān)作用的雙極型三極管 ， 一個肖特基結(jié)加上兩個歐姆結(jié)構(gòu)成一個 MESFET或 HEMT， 一個金屬 氧化物 半導體結(jié)構(gòu)加上兩個歐姆結(jié)構(gòu)成一個 MOS管 。 2022/2/4 51 小結(jié) ?同樣利用導體、絕緣體、 P型與 N型兩種導電類型的半導體的不同組合和結(jié)構(gòu)可以構(gòu)成連接線、電阻、電容、電感等無源元件。
法律信息相關(guān)推薦
鄂ICP備17016276號-1