模擬集成電路設(shè)計實習-資料下載頁
2025-06-30 05:59本頁面
【正文】 re軟件來進行LVS檢查。 LVS檢查指的是檢查所設(shè)計的版圖跟所設(shè)計的原理圖是否一致。Calibre LVS檢查是將版圖以及原理圖輸出的網(wǎng)表進行比對。因此， 做LVS有三個輸入，分別如下：a) LVS比較規(guī)則， 也就是rules file，該rules file 由foundry提供。b) 版圖， Calibre自動對版圖輸出成網(wǎng)表c) 原理圖網(wǎng)表， 該網(wǎng)表就是前面步驟 3 中所生成的netlist下面進行LVS檢查操作 在Virtuoso layout界面菜單中，Calibre174。Run LVS進入界面設(shè)置 ? Rules, CalibreLvs Rules File: /home/eda/wzh_lab/verify/lvs/lvsfile/ CalibreLvs Run Directory: /home/eda/wzh_lab/verify/lvs/輸入1rules file? Inputs, Layout: 選擇Export from layout viewer每次運行LVS都輸出一次layout netlist輸入2layout netlist輸入3原理圖輸出的netlist此按鈕不能選中其他基本不用設(shè)置，然后Run LVS，結(jié)果如圖8所示，Schematic輸出的netlistLayout輸出netlistLVS規(guī)則文件圖8 LVS結(jié)果，出現(xiàn)82個不一樣的地方4. 修改導出的netlist文件（） 該文件是原理圖輸出的netlist，在上述例子中，該文件位于 /home/eda/wzh_lab/verify/lvs/netlist加文件等效語句(解決在chrt35rf工藝中schematic輸出的netlist和layout提取的netlist中使用模型名字不同的問題)， 的下面，每行一句：*.EQUIV nmos_3p3=NM*.EQUIV pmos_3p3=PM*.EQUIV npolyf_u_1k=YAK*.EQUIV PIP=CP*.EQUIV VPNP_5x5=BV對電容的修改： 把電容的調(diào)用語句添加上以下畫線的部分，尺寸值用原理圖上的尺寸。CC10 net86 net72 c_length=20u c_width=35u $[CP] M=1對電阻的修改： 把電阻調(diào)用語句的第三端去掉，即以下畫線部分去掉。RR20 net64 net6 $SUB=net42 $[YAK]然后，加上電阻相應的寬和長,尺寸值用原理圖上的尺寸，如下面畫線部分：RR20 net64 net6 w= l= $[YAK] 以上僅僅是修改了電阻RR20，其他的電阻請參照電阻RR20修改的方式進行修改，其中各個電阻的寬度w=和長度l=中的值需要用原理圖中的數(shù)字來加。電阻和電容做LVS時，有可能出現(xiàn)電阻或者電容值存在微量的偏差，%，只要偏差在可接受范圍就行。全部修改完后，再運行Run Lvs，出現(xiàn)笑臉則成功。圖9 通過LVS檢查的提示界面實習心得： 這次為期兩個星期的實習，使我受益匪淺。我不但學會了candence軟件的使用方法，還認識到畫版圖需要非常有耐心和毅力；同時我也非常感謝同學們的幫助。在畫完layout后，通過兩天的仔細查找，一個個地解決DRC和LVS出現(xiàn)的錯誤，最終完成了版圖設(shè)計。最后非常感謝學校為我們提供學習使用candence軟件的條件，讓我們掌握了一門日后對就業(yè)有幫助的技術(shù)。歡迎您的光臨，！希望您提出您寶貴的意見，你的意見是我進步的動力。贈語； 如果我們做與不做都會有人笑，如果做不好與做得好還會有人笑，那么我們索性就做得更好，來給人笑吧！ 現(xiàn)在你不玩命的學，以后命玩你。我不知道年少輕狂，我只知道勝者為王。不要做金錢、權(quán)利的奴隸；應學會做“金錢、權(quán)利”的主人。什么時候離光明最近？那就是你覺得黑暗太黑的時候。最值得欣賞的風景，是自己奮斗的足跡。壓力不是有人比你努力，而是那些比你牛幾倍的人依然比你努力。學習參考
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1