cmos模擬集成電路設(shè)計(jì)ch10穩(wěn)定性和頻率補(bǔ)償-資料下載頁
2025-01-12 16:52本頁面
【正文】 ? ??? IgRgA moutmndvLmp Cg /62 ???cmz Cg /61 ??60deg PM要求 ?p2 ， ?else10GB LWCLWKIV OXDOD ??? ??? ,22022/2/9 二級運(yùn)放設(shè)計(jì)實(shí)例 26 ? 設(shè)計(jì)步驟 – 0. 確定正確的電路偏置，保證所有晶體管處于飽和區(qū)。 為保證良好的電流鏡，并確保 M4處于飽和區(qū) （ Sx=Wx/Lx） I6=I7 2022/2/9 二級運(yùn)放設(shè)計(jì)實(shí)例 27 ? 設(shè)計(jì)步驟（續(xù)） – PM＝ 60deg求 Cc （假定 ?z10GB） – Cc并根據(jù)轉(zhuǎn)換速率的要求（或功耗要求）選擇 ISS（ I5）的范圍； – (I5 /2),設(shè)計(jì) W3/L3（ W4/L4 ）滿足上ICMR（或輸出擺幅）要求，即飽和區(qū)條件； – 4. 驗(yàn)證 M3處鏡像極點(diǎn)是否大于10GB – W1/L1（ W2/L2 ）滿足 GB的要求 – 6. 設(shè)計(jì) W5/L5滿足下 ICMR（或輸出擺幅）要求； LC ?GBCgCC ggsmgsgsm 10233433 ??? 3 3 30. 67gs oxC W L C?1 /mcG B g C?25 3( 4 ) 1/ 2 ( )2 p o x D D T H n T H pWI I C V IC M R V VL? ?? ? ? ? ?15112( / )O D G S T Hn o xIV IC M R V IC M R VC W L?????? ? ? ? ?????2022/2/9 二級運(yùn)放設(shè)計(jì)實(shí)例 28 ? 設(shè)計(jì)步驟（續(xù)） – 7. 根據(jù) ?p2 計(jì)算得到 gm6；并且根據(jù)偏置條件 VSG4=VSG6計(jì)算得到 M6的尺寸 – gm6計(jì)算 I6，并驗(yàn)證Vout,max是否滿足要求 – 9. 計(jì)算 M7的尺寸。并驗(yàn)證Vout,min是否滿足要求； – – ，降低 I5和 I6或提高 M M6尺寸等措施，但重復(fù)以上步驟進(jìn)行驗(yàn)證。 – ！
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1