layout(集成電路版圖)注意事項及技巧總結-資料下載頁
2025-06-05 18:59本頁面
【正文】 ）－lvs（空格）做lvs的文件名。注意：layout中，gnd和vdd作為pin。在跑好LVS后，要在版圖上對應的地方找到可能的錯誤，需要以下步驟：在icfb窗口： load“～/”Calibre－Setup－Socket…在lvs路徑 caliber －rve svdbamp。在【svdb】窗口 setup－layout viewer 七．ELLA的心得1．關于電路的問題畫模擬版圖首先要注意的是線寬問題。每條支路上的電流是多少要問清電路設計者。對于比較大電流的支路，線寬一定要滿足電流，但也不能太寬，否則寄生電容肯定會大?？梢圆捎脦讞l金屬線上下重疊并聯的方式，這樣的話寬度小了電流又能滿足。畫版圖的時候也不能一味埋頭苦畫，遠抱著質疑的態(tài)度。比如判斷設計者給出的電流是否正確可信，給出的結構和器件尺寸是否合理等。這就需要對電路知識有很好的了解，懂電路來畫版圖才有意思。2．關于ESD的問題 一般的工藝模型里可能會提供ESD模型。但是本次流片并沒有。ESD需要自己畫。參考文件中給出ESD的設計規(guī)則，有些是DRC做不出來的，需要自己注意。ESD需要在輸入輸出口，電源和地之間，不同的電源之間等都做，而且結構不同。對于柵直接接到PAD的電路，需要特別注意。在柵往外接的時候接一個200歐姆的電阻，這樣電流進來的時候不容易將柵極擊穿。在該PAD兩邊最好放GND和VDD的pad，這樣電流容易往兩邊走。3．關于濾波電容問題在電路的空隙地方填入濾波電容。具體接法是：NMOS管的源漏接地，柵接電源；PMOS管的源漏接電源，柵接地。本次電路中濾波電容采用mm模型，管子做成10um10um，四周圍相應的GUARDRING。4．關于天線效應第一層金屬在接柵時候如果面積很大就會收集離子使得電位升高而擊穿柵氧層。此時應該將第一層金屬斷開，往上連接，最好連到最高層。如果需要走第一層就再連回來。5．關于電源線和地線問題電源線和地線一般在60um左右。但是線寬超出20um工藝上有問題因此需要打孔。本次電路的處理方式是沒有打孔，將線接成三根20um的從pad引出來，布線時，按照Vdd gnd vdd gnd vdd gnd 這樣間隔的布線。整個版圖的電源和地線呈網格狀，這樣壓降小，穩(wěn)定。6．學會看參考文件總的文件是guideline 里面有一些規(guī)定。不像DRC那樣必須遵守。這次沒有仔細看。關于DRC,LVS,LPE等的相關文件在給出的文件里都有。DESIGN RULE 等文件需要在畫之前先有了解。在畫之前應該把這些信息過目一遍，心中有數。至少知道什么信息在什么地方。7. 本次流片所畫版圖：畫版圖需要極大的耐心和細心。最主要的是心態(tài)保持平和輕松，切忌煩躁。即使時間緊迫，也不能抱著得過且過的心態(tài)，一定要盡量做到最優(yōu)。（水瓶座的完美主義這里發(fā)揮了作用）雖然之前大家都說一個這樣的chip一個月是非常緊張的，最后還是按時完成。只要相信自己能做到，就一定真的能做到。除此之外，還需要很強的韌性。如果看到DRC出來幾萬個錯誤也不能崩潰。其實可能都是一個問題造成的，逐一改過來就可以啦??！
環(huán)評公示相關推薦
鄂ICP備17016276號-1