第三章組合邏輯電路-資料下載頁(yè)
2025-08-01 12:53本頁(yè)面
【正文】 d d d d d 1 0 0 1 1 0 0 1 1 0 d d d d d d 0 1 1 1 1 0 0 0 0 1 d d d d d d 第二步： 寫(xiě)出函數(shù)表達(dá)式； W(A,B,C,D)=Σm(5,6,7,8,9)+Σd(10,11,12,13,14,15) X(A,B,C,D)=Σm(1,2,3,4,9)+Σd(10,11,12,13,14,15) Y(A,B,C,D)=Σm(0,3,4,7,8)+Σd(10,11,12,13,14,15) Z(A,B,C,D)=Σm(0,2,4,6,8)+Σd(10,11,12,13,14,15) 第三步： 化簡(jiǎn)并轉(zhuǎn)換成適當(dāng)形式； W=A+BC+BD X=BC+BD+BCD Y=CD+CD Z=D 00 01 11 10 00 01 11 10 AB CD d d W WX XY YZ WZ d d WY X XZ XYZ WYZ d d CD CD 用與非門(mén)實(shí)現(xiàn)要轉(zhuǎn)換成與非 —與非表達(dá)式： W=A+BC+BD=ABCBD X=BC+BD+BCD=BCBDBCD Y=CD+CD =CDCD Z=D 第四步： 畫(huà)出電路圖 amp。 C X amp。 amp。 amp。 B D W amp。 amp。 amp。 amp。 Z Y amp。 amp。 D C B A 例如 ： 與非 門(mén)的時(shí)延 一般來(lái)說(shuō)，時(shí)延對(duì)數(shù)字系統(tǒng)是有害的，它會(huì)降低系統(tǒng)的工作的速度，還會(huì)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。 A B t1 t1+ tpd t2 t2+ tpd F 實(shí)際上，電信號(hào)從任意一點(diǎn)經(jīng)過(guò)任意路徑到達(dá)另一點(diǎn)都需要一定時(shí)間，我們稱(chēng)之為時(shí)間延遲或簡(jiǎn)稱(chēng)時(shí)延。 組合電路的險(xiǎn)象 11 ???????AAFCBCAABF時(shí)，當(dāng)例如：1 amp。 B C A F amp。 amp。 d g e G1 G2 G3 G4 A F d e g tpd 2 1 ? 由于競(jìng)爭(zhēng)使得電路產(chǎn)生了暫時(shí)錯(cuò)誤輸出稱(chēng)之為 險(xiǎn)象 。 ? 多個(gè)信號(hào)經(jīng)不同路徑到達(dá)某一點(diǎn)有時(shí)間差，稱(chēng)為 競(jìng)爭(zhēng) 。 險(xiǎn)象的產(chǎn)生 電路在時(shí)間 1和 2出現(xiàn)了競(jìng)爭(zhēng)，并且輸出F在時(shí)間 2出現(xiàn)了短時(shí)的錯(cuò)誤，即產(chǎn)生了險(xiǎn)象，通常把不產(chǎn)生險(xiǎn)象的競(jìng)爭(zhēng)稱(chēng)為非臨界競(jìng)爭(zhēng)，而把產(chǎn)生險(xiǎn)象的競(jìng)爭(zhēng)稱(chēng)為臨界競(jìng)爭(zhēng)。 注意 ：競(jìng)爭(zhēng)和險(xiǎn)象是對(duì)電路的，而不是針對(duì)函數(shù)的。 險(xiǎn)象的分類(lèi) 按輸入變化前后輸出是否相等而分為靜態(tài)和動(dòng)態(tài) , 按錯(cuò)誤輸出的極性分為 0型和 1型。因此有靜態(tài) 0型 , 靜態(tài) 1型 , 動(dòng)態(tài) 0型 , 動(dòng)態(tài) 1型。 靜態(tài) 0型 動(dòng)態(tài) 0型 靜態(tài) 1型 動(dòng)態(tài) 1型 輸入變化前的輸出 輸入變化后的輸出 險(xiǎn)象的判斷 有代數(shù)法和卡諾圖 ? 檢查是否存在某個(gè)變量 X， 它同時(shí)以原變量和反變量的形式出現(xiàn)在函數(shù)表達(dá)式中； 一、代數(shù)法： ? 如果上述現(xiàn)象存在，則檢查表達(dá)式是否可在一定條件下成為 X+X或者 X?X 的形式，若能則說(shuō)明與函數(shù)表達(dá)式對(duì)應(yīng)的電路可能產(chǎn)生險(xiǎn)象。 是否可能產(chǎn)生試判斷電路 ACBACAF ???例：險(xiǎn)象。 解 ：變量 A和 C具備競(jìng)爭(zhēng)的條件 , 應(yīng)分別進(jìn)行檢查。 檢查 C： 11100100????ABABABABCFCFFCF????1? C發(fā)生變化時(shí)不會(huì)產(chǎn)生險(xiǎn)象 . 檢查 A： 11100100????BCBCBCBCAAFAFAFAF?????? 當(dāng) B=C=1時(shí) , A的變化可能使電路產(chǎn)生險(xiǎn)象 . 二、卡諾圖法 當(dāng)描述電路的邏輯函數(shù)為 與或 式時(shí) , 可采用卡諾圖來(lái)判斷是否存在險(xiǎn)象。其方法是觀察是否存在 相切 的卡諾圖 , 若存在則可能產(chǎn)生險(xiǎn)象。 的卡諾圖中，在電路 CABCADAF ???例：，不被同一卡諾圈所包含與相鄰最小項(xiàng) DCABDCBA因此當(dāng) B＝ D=1， C＝ 0時(shí)，電路可能由于 A的變化 而 產(chǎn)生險(xiǎn)象。 00 01 11 10 00 01 11 10 AB CD 1 1 1 1 1 1 1 1 利用定理 8： CAABBCCAAB ????給原函數(shù)增加冗余項(xiàng)。 一、用增加冗余項(xiàng)的方法消除險(xiǎn)象 在表達(dá)式中 加 上多余的 與項(xiàng) 或者 乘 上多余的 或項(xiàng) ，使原函數(shù)不可能在某種條件下 產(chǎn)生的形式，從而消除可能若再出現(xiàn) XXXX ??險(xiǎn)象。 險(xiǎn)象應(yīng)該消除 , 否則會(huì)影響電路的工作。 險(xiǎn)象的消除 例： 用增加冗余項(xiàng)的方法消除 電路中的險(xiǎn)象。 解 ：原電路對(duì)應(yīng)的函數(shù)表達(dá)式為 CAABF ??根據(jù)定理 8增加冗余項(xiàng) BC， 有 BCCAABF ＋??1 amp。 B C A F amp。 amp。 d g e G1 G2 G3 G4 當(dāng) B=C=1進(jìn) , 函數(shù)由 F＝ A＋ A變成了 F＝ 1 B A C amp。 1 amp。 amp。 amp。 F 附加門(mén) 卡諾圖中增加卡諾圈以消除 相切 . 00 01 11 10 00 01 11 10 AB CD 1 1 1 1 1 1 0 1 0 0 0 1 0 0 0 0 二、增加慣性延時(shí)環(huán)節(jié) . 在電路的輸出端連接一個(gè)慣性延時(shí)環(huán)節(jié)，通常是 RC濾波器。 … 組合電路 x1 x2 xn F39。 F C R F t F t 使用 此方法時(shí)要適當(dāng)選擇時(shí)間常數(shù) (?=RC)， 要求 ?足夠大，以便“削平”尖脈沖；但 又 不能太大，以免使正常的輸出發(fā)生畸變。
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1