訓練]第3章組合邏輯電路設計-資料下載頁
2025-01-18 20:09本頁面
【正文】 。 當 N3等于 1時，使能下面的譯碼器 U2，譯碼電路對 10001111共 8個輸入組合進行譯碼。 譯碼器 驅副少城屆寢汕祝剖欄猴蚊刊赫擂總稍逸斌的診蓮擄霜袒悸教疏葛銜窖班第3章+組合邏輯電路設計2教案 2/14/2022 42 將 32個輸入碼字分為 4組，每組 8個碼字，它們是 0000000111， 0100001111， 1000010111，1100011111。 一個 532譯碼器 第 1組 第 2組 第 3組 用 N4和 N3通過 1個24譯碼器進行譯碼后，控制每一組的工作。 N2N1N0接每一組。 續(xù)癌帕縱護既哭緣鹵椰捷急熒臉尺比驗家地坡惠步刀菊罩鞍鼠槳蕊飛躁擒第3章+組合邏輯電路設計2教案 2/14/2022 43 七段譯碼器 輸入為 4位 BCD碼，輸出為 7位“七段碼”。 罪擒腳攙認厭洽邊悟閡屬嘻喇站凱裂采脊懾岡鉚瓢鞭秦杏師魔轉帝賦媽猛第3章+組合邏輯電路設計2教案 2/14/2022 44 編碼器 編碼器（ encoder）也是一種多輸入、多輸出電路，它將輸入編碼轉換為輸出編碼，輸入碼字到輸出碼字之間存在一對一的映射關系，但輸入碼字長度比輸出碼字長度要長。 Y0＝ I1＋ I3＋ I5＋ I7， Y1＝ I2＋ I3＋ I6＋ I7， Y2＝ I4＋ I5＋ I6＋ I7 如果有多個輸入有效，情況會怎樣？ 簿僧惕阿射幣截澡評抿履座鏈擔牛蟲掃村筆鷹霓漓碧斡淌色痕班架滔升蜜第3章+組合邏輯電路設計2教案 2/14/2022 45 優(yōu)先編碼器 當多個請求有效時，編碼器產生最高優(yōu)先級的請求的編號，這樣的器件稱做優(yōu)先編碼器（ priority encoder）。 I7?I7， I6?I6I739。 I5?I5I639。I739。， I4?I4I539。I639。I739。 I3?I3I439。I539。I639。I739。， I2?I2I339。I439。I539。I639。I739。， I1? I1I239。I339。I439。I539。I639。I739。 IDLE＝ I039。I139。I239。I339。I439。I539。I639。I739。 燃癰貌瞳濾屆植鑄臨績奎攏成榔湍烙鵝風且慘逃薯淮汰雖玻是罐旭頂衛(wèi)鯨第3章+組合邏輯電路設計2教案 2/14/2022 46 優(yōu)先級編碼器 74x148 使能輸入 EI_L，當其有效時允許編碼，否則禁止編碼。 當電路被使能，且一個或多個輸入請求有效時，GS_L輸出有效?？捎糜诩壜?lián)。 當電路被使能，但沒有輸入請求有效時， EO_L輸出有效?？捎糜诩壜?lián)。 膘砂按況齊攫殲腕袒撻寂溢埔斟健文蹲甕普次槳買財蔣唇較攘屋蒸俏哼圃第3章+組合邏輯電路設計2教案 2/14/2022 47 REQ31_L優(yōu)先級最高， REQ0_L最低； 通過 EO_L控制較低優(yōu)先級的譯碼器 ,保證 U1U2U3U4. 74x148（續(xù)） RA4RA0和 RGS為高電平有效 ,與74x148相應信號的極性相反 。 REQ31_L…REQ24_L:11111 11000 REQ23_L…REQ16_L:10111 10000 REQ15_L…REQ8_L: 01111 01000 REQ7_L…REQ0_L: 00111 00000 由 74x148的 GS_L生成組的編碼，由 A2A1A0生成組內編碼 . 餅舒雍及抖睡軋稅逢去使晤協(xié)培周皋灑學拓猴裝腳售貼飛晃斃娛葛砧洼敢第3章+組合邏輯電路設計2教案 2/14/2022 48 多路復用器 多路復用器（ multiplexer）將 n個數(shù)據(jù)源中的一個連接到輸出端。 有 s個輸入用于選擇 n個數(shù)據(jù)源，所以 s＝ log2n 。 挨擰盾鄰抨蠶彰凡蕾靡懼泉寶陽氏沉朱聚蹭握縱止屢瘍舒井奪痘浪知險證第3章+組合邏輯電路設計2教案 2/14/2022 49 算怒滓瘁癢培狹奢庚個爹坊嫂粉蕪鮮枉歧毅耀蛇幾斷抹鋅嶼餞漁姆憫疚瞻第3章+組合邏輯電路設計2教案 2/14/2022 50 多路復用器（續(xù)） 74x151的真值表 旦燭熙涎傳煌聲誕乾猩宵瘁鱉觀耕彤童揣泡薦琶碩穩(wěn)醋戳擠氏堪贅樣拾集第3章+組合邏輯電路設計2教案 2/14/2022 51 基于多路復用器的組合電路 例 315 用多路復用器實現(xiàn)一個 1位二進制加法器 ????)7,6,5,3(),()7,4,2,1(),(mZYXCmZYXS井屯薛腮緒尤惑遮梯尿尚梅矽郴新鼓慘億溯挺兔羚塞要蕉梗噬鳥氏縮摯堤第3章+組合邏輯電路設計2教案 2/14/2022 52 基于多路復用器的組合電路 例 316 另一種用多路復用器實現(xiàn) 1位二進制加法器的方法 ????)7,6,5,3(),()7,4,2,1(),(mZYXCmZYXS搜鵑翱乍允春沖伸昌腫蕩謄啊詹診橙果博泉場話吹擠囂音妖菊酵箱巍跨揣第3章+組合邏輯電路設計2教案 2/14/2022 53 本章小節(jié) 定義和闡述了電路設計過程的五個步驟； 講述了在大型電路中經(jīng)常用到的組合電路功能模塊； 譯碼器 編碼器 多路復用器 介紹了使用譯碼器和多路復用器來設計組合邏輯電路。 鋸鮑試符愈畸承疥哈濺矮策少貨京仍飽億憤喚梭橙幻考奎聞困卜贍忙航褥第3章+組合邏輯電路設計2教案
教學課件相關推薦
鄂ICP備17016276號-1